高通架构革新：打造终极系统单晶片SOC

【导读】高整合处理器定义即将改写。面对行动装置日益严格的效能与功耗要求，高通(Qualcomm)近期已展开处理器微架构革新，并计画在既有中央处理器(CPU)与绘图处理器(GPU)之外，再整合数据机(Modem)、无线区域网路(Wi-Fi)、定位晶片，甚至触控与感测器晶片，期打造兼顾效能与功耗，且整合度更高的新一代系统单晶片(SoC)。

摘要：  高整合处理器定义即将改写。面对行动装置日益严格的效能与功耗要求，高通(Qualcomm)近期已展开处理器微架构革新，并计画在既有中央处理器(CPU)与绘图处理器(GPU)之外，再整合数据机(Modem)、无线区域网路(Wi-Fi)、定位晶片，甚至触控与感测器晶片，期打造兼顾效能与功耗，且整合度更高的新一代系统单晶片(SoC)。

关键字：  处理器，  晶片，  感测器

高整合处理器定义即将改写。面对行动装置日益严格的效能与功耗要求，高通(Qualcomm)近期已展开处理器微架构革新，并计画在既有中央处理器(CPU)与绘图处理器(GPU)之外，再整合数据机(Modem)、无线区域网路(Wi-Fi)、定位晶片，甚至触控与感测器晶片，期打造兼顾效能与功耗，且整合度更高的新一代系统单晶片(SoC)。

高通总裁暨营运长Steve Mollenkopf提到，高通将复製在中国大陆发展QRD的经验，进一步抢攻巴西、印度等新兴市场的行动商机。

高通总裁暨营运长Steve Mollenkopf表示，Windows 8/RT正式亮相后，行动装置与PC之间的界线正逐渐模煳，未来产品设计势将朝兼容两者优点的方向前进，因而为行动晶片商带来极大挑战。除须快速推进IC製程外，还须提升内部中央处理器(CPU)、绘图处理器(GPU)、无线通讯及定位晶片的整合度，方能让SoC在维持低功耗、小尺寸的前提下，持续拉高整体运算效能。

也因此，高通正聚焦20奈米(nm)以下先进製程晶片研发，同时也展开新一代处理器微架构改造计画，将促进多核心CPU与GPU、DSP、3G/4G多频多模、RF、定位晶片及Wi-Fi模组，甚至是触控IC、感测器等通通整合在一颗SoC中，达成最佳化效能与功耗平衡。

高通资深副总裁暨行销长Anand Chandrasekher补充，再过几个月，高通将升级现有的Krait架构，打造新一代适合整合更多元异质晶片的处理器设计框架;此外，还将发布旗下第叁代长程演进计画(LTE)晶片，以及兼容802.11ac/n、蓝牙(Bluetooth)及调频(FM)的Wi-Fi模组，从而催生高整合、高效能又低功耗的SoC方案，助力行动与电脑装置设计匯流成形。

与此同时，行动装置品牌厂也致力提升萤幕解析度达1，080p水準，并积极布局扩增实境(AR)功能应用，引爆GPU、DSP功能升级需求，此将更加突显高整合SoC的独特价值。Chandrasekher指出，儘管多数业者认为只要扩增GPU及DSP核心就能有效提升效能，但却忽略整个系统运作的流畅度与功耗加剧的情形;相较之下，直接在SoC内整併GPU、DSP与CPU协同运作，便不须一味追求多核设计，即可改善影像、数位讯号处理延迟问题。

然而，SoC设计固然重要，亦是高通一贯的产品布局重点，但要持续降低晶片製造成本与功耗，仍须藉製程或大尺寸晶圆技术提高电晶体密度，才能跨越SoC设计极限。因此，Chandrasekher强调，製程进化与SoC架构将相辅相成，缺一不可。目前，高通已投注大量资金与各大晶圆厂合作布局20奈米以下晶片，对延续摩尔定律的发展极具信心。