亚洲在高解析智能监控制统方面拥有庞大发展潜力

【导读】亚洲目前正处在一个朝向繁荣发展的十字路口。今天的亚洲在工业、科学和医疗领域成长也相当快速。因应设备可携化趋势，未来这些市场将需要拥有 强大处理能力，并将多功能整合在单一芯片中的组件，如基于ARM处理器的Zynq组件。另外，我们也认为亚洲在高解析智能监控制统方面拥有庞大发展潜力， 因此，这些市场对高性能视讯分析方案也将展现庞大需求。

摘要：  亚洲目前正处在一个朝向繁荣发展的十字路口。今天的亚洲在工业、科学和医疗领域成长也相当快速。因应设备可携化趋势，未来这些市场将需要拥有 强大处理能力，并将多功能整合在单一芯片中的组件，如基于ARM处理器的Zynq组件。另外，我们也认为亚洲在高解析智能监控制统方面拥有庞大发展潜力， 因此，这些市场对高性能视讯分析方案也将展现庞大需求。

关键字：  FPGA，  赛灵思，  3D，  Zynq，  28nm

亚洲目前正处在一个朝向繁荣发展的十字路口。今天的亚洲在工业、科学和医疗领域成长也相当快速。因应设备可携化趋势，未来这些市场将需要拥有 强大处理能力，并将多功能整合在单一芯片中的组件，如基于ARM处理器的Zynq组件。另外，我们也认为亚洲在高解析智能监控制统方面拥有庞大发展潜力， 因此，这些市场对高性能视讯分析方案也将展现庞大需求。

据世界银行(World Bank)预估，到2030年，中国和印度的中产阶级预计将可超过12亿人，此一趋势将加快亚洲的城市化脚步，提升本地教育程度，并意味着亚洲采用连网产品的人口数将持续增长。

几个大趋势将加快亚洲转型的脚步，包括：不断扩大的频宽需求;无所不在的连网运算;新一代行动装置为了降低NRE成本和研发风险而衍生出的对可编程组件的需求。

然而，这几项长期趋势目前都面临着严峻的工程挑战。你要如何在不增加功率和产品尺寸条件下，以现有系统来增加一倍的频宽，而且还要与竞争对手的产品有着差异化的设计?我想，答案便在于"结合芯片级的整合与可编程性"，我们将之称为可编程系统的整合。

2011年对赛灵思而言代表着一个重大里程碑。新的28nm平台大幅提升了系统整合水准。而透过新兴的3D封装优势，能够建构出崭新的高整合度组件，提供比以往半导体产品更多的整合功能。

透过将数百万个逻辑单元、处理器、DSP 以及混合讯号功能整合在一个单一装置中，今天采用这类可编程组件的设计师们可以免除板级互连延迟，从而提高性能、减少占用电路板空间、降低功耗和BOM成 本。此外，可编程平台固有的灵活性，使设计者能够轻松更改或升级产品的功能，以满足新的市场需求，适应不断变化的业界标准并实现产品区隔化。

为 了打造更智能、更灵活的下一代电子产品，我们认为目前有几项设计趋势正在发生，而且将是未来主流。首先是进展到28nm制程。透过与供应链伙伴紧密合作， 我们运用最新的制程，在更小的几何尺寸提高组件容量、降低功耗和成本。我们已经与台积电合作建构出了低功耗(HPL)制程，进一步针对芯片设计进行最佳 化。这也让我们得以推出功耗较上一代组件降低50%的7系列FPGA。

其 次是3D堆栈硅芯片互连(SSI)技术。我们首个采 用3D架构的FPGA组件将性能几乎提升了一倍。SSI技术是透过被动的硅内插器来连接多个晶粒片(slice)，以打造数千个高频宽、低延迟的互连，它 能真的运用现有技术发出下一代高密度组件。SSI的技术所提供的优势不仅在于提高容量，它还可用于可编程逻辑和其它功能的混合和匹配，以创造出全新的装 置。举例来说，新推出的Virtex-7 HT系列便整合多个FPGA芯片切片，并包含28Gbps的串行收发器，总串行频宽达 2.78Tbps，且噪声和抖动非常低。

第三是可扩展式处理平台(EPP)。以赛灵思的Zynq-7000 EPP为例，这是一种结合了嵌入式处理器的软件可编程能力，以及FPGA的硬件灵活性的新型组件。它内含完整的双核心ARM处理系统，与赛灵思的28nm 可编程逻辑组件紧密整合。对一些应用来说，单一的Zynq组件便可取代一个处理器、DSP和FPGA，让BOM成本降低40%，总功耗更可减少50%。

最 后是模拟混合讯号(AMS)整合趋势。结合了可编程模拟到数字转换器和其它模拟功能，将可大幅拓展模拟混合讯号功能特性，从最基本的感测监控应用，到先进 的数据采集系统，都是这类新组件的目标应用。这意味着未来在许多设计中将不再需要一些分离式模拟组件，同时，过去由传统固定型模拟组件执行的功能也能在 FPGA中的DSP上执行，在一些量产型应用中，甚至可将BOM成本再降低50%。

这些新颖的技术组件，将协助电子工程师用更快的速度、更低的成本打造出更高效的设备。以亚洲市场为例，在中国和印度这两个3G网络关键市场中，借由将CPRI连接和无线电讯号处理能力整合在单一 装置上，我们的7系列组件正在协助设计师打造下一代无线塔。这将能让远程无线电头端的部署在功耗和成本上都较采用现有FPGA的设计减少50%。