硬件仿真器成IC设计新宠 三大EDA公司竞争激烈

讯：随着芯片复杂度的提高，验证测试变得越来越重要，对芯片最显着的改进不仅在设计流程中产生，也在芯片调试和验证流程中反复进行着。因此，为帮助IC设计企业缩短验证时间、加快产品上市，大型EDA工具提供商均致力于加强硬件仿真工具的开发与相关市场的经营。Cadence于日前推出其新一代验证计算平台Palladium XP II，容量扩展至23亿门。Synopsys公司则在2012年收购了仿真工具供应商EVE，强化了其硬件辅助验证产品线。Mentor亦于2012年推出高速多功能硬件加速仿真器Veloce。全球三大EDA公司均已涉足硬件仿真器市场，并进行激烈竞争。

验证测试面临挑战

现代大规模集成电路设计密度越来越高，更加快速、有效地进行设计验证成为极大的考验。

对于设计工程师而言，有关芯片功能和性能方面的综合数据是关键信息。他们通常会根据设计规范预先假设出芯片各项性能的大致参数范围，提交给验证测试人员，通过验证测试分析后，得出比较真实的性能参数范围或者特定值;设计工程师再根据这些值进行分析并调整设计，使芯片的性能参数达到符合设计规范的范围。为了保证最终得到的芯片设计符合设计要求，IC设计公司不得不在验证阶段投入大量资源，验证测试便成为一种使合格产品产量最大、次品减至最低的方式。

图为新一代验证计算平台

对此，Cadence全球销售兼系统与验证部门资深副总裁黄小立表示，由于现代大规模集成电路设计密度越来越高，拥有越来越多的核，存储器、逻辑电路、射频IC等都集成到系统级芯片中，针对如此复杂的系统级芯片，更加快速、有效地进行设计验证便成为一个极大的考验。系统级芯片测试是一个费时间的过程。要完成测试，要降低测试成本，需要生成数千测试图形和矢量，还要达到足够高的故障覆盖率才行。随着测试链从芯片级延伸到板级、系统级、现场级测试，面临的测试挑战随之倍增。

Synopsys公司高级市场总监Rajiv Maheshwary表示，自20世纪90年代至今，大规模集成电路设计随着复杂度的增加，在验证方法上经历了从仿真到验证的过程。第一次转变是通过HDL仿真和SynopsysVCS这样的编译代码仿真技术，解决“仿真生产率差距”的问题，而后转变到通过引入SystemVerilog和高级测试平台解决“验证生产率差距”问题。

硬件仿真重要性不断提升

全球三大EDA公司均已涉足硬件仿真器市场，并展开了激烈的竞争。

一般来说，IC设计仿真有三种方式：软件仿真、FPGA仿真和硬件加速仿真。软件仿真的特点是调试方便，但是速度慢，目前基本在kHz级别。FPGA仿真的速度较快，价格也相对便宜，但是测试中可见程度差，工程师不容易看出哪里出了问题，还要花很多时间找错。硬件仿真加速器不仅速度快、容量大，也可进行调试，不过产品价格是三种方式中最昂贵的。但是，随着设计验证重要性的提升以及IC复杂度的提高，硬件仿真加速器展现出越来越高的重要性。

日前，Cadence推出其新一代验证计算平台Palladium XP II，容量扩展至 23 亿门。根据Cadence公司介绍，新产品与上一代的Palladium XP相比，具有更高的性能、更大的容量、更快的上载速度和增强的调试能力。不仅是Cadence，其他几家主要的EDA公司也在不断强化在硬件仿真器市场的开发力度。2012年Synopsys公司宣布的一项重要收购，便是对仿真工具供应商EVE的收购。合并EVE公司后得到的ZeBu硬件辅助验证产品线，将会拓宽Synopsys的验证产品市场，改善其在硬件仿真市场相对弱势的地位，使得Synopsys具备与Cadence的Palladium硬件-软件验证计算平台一争高低的能力。而Mentor更是不甘落后，于2012年4月推出了高速多功能硬件加速仿真器Veloce，也具有相当高的仿真性能。

全球三大EDA公司均已涉足硬件仿真器市场，并展开激烈竞争。