低功耗芯片和系统设实现用架构性工具完成

从芯片设计本身来看，早期的架构设计是决定芯片成功和上市时间的最关键因素。而国内的芯片设计其流片回来的系统级芯片(SoC)局部温度高，或者设计不能达到预定功耗目标而花费时效修改芯片布局和重新进行后端设计，延迟了上市时间。因此国内企业急需新的工具来实现架构性的功耗和热性能优化。而以其创新技术获得业界诸多赞誉DOCEA，是一家专注于提供架构性功率和热管理的EDA工具供应商，在该项技术上已获得不菲成绩，并对与中国厂商的合作表示出极高的兴趣。
随着市场需求的发展，半导体技术在芯片设计、前道制造和后道封装方面的发展，如越来越多的系统级芯片(SoC)、系统级封装(SiP)以及芯片的3D堆叠技术等技术，对芯片的热管理提出了更高的挑战。加上各国政府对环境保护意识的加强，出台了系列政策标准(如能源之星)，使从芯片设计之初就开始实施系统节能成为必然。有调查显示：在诸多实现芯片功耗优化的因素中，超过70%的受访者认为芯片架构设计最为重要，其次才有20%的受访者认为逻辑综合非常关键。
针对现如今芯片市场对功率和热管理方面的需求和挑战，DOCEA已开发了一套从一开始就能描述和预测各种芯片设计的不同功耗和热性能的软件ACEplorer，它可以帮助设计师在早期决定最佳的芯片架构。可以很方便地在芯片的功能性代码还没写成前就建立功耗和热性能ESL模型，并可 在包括系统和软件设计师在内的整个设计团队之间分享。”
DOCEA推出的ACEplorer和ACEPowerModeler是在架构层面上实现功耗和热行为分析和建模的工具，它可以全面地实现快速安全建模、决策支持估算、早期侦测和风险分析、各种解决方案建议和探索等功能。它还能支持UPF低功耗设计流程，能将芯片设计中各种相互交织在一起的功率消耗和热行为先分离出来。
通过将这些不同的功耗和热性能分析再综合起来，就可以生产相关的动态功耗和热行为仿真，或者提出最佳的管理和优化选项，并可以以UPF格式输出，并提供图形化的UPF指令，并生成不同实现成本上的功耗分布图供设计决策。同时，ACEPowerModeler可以从模拟、库文件和现有IP的测试值中提取ESL功率模型，并可进行新的工艺节点的探索。
目前国内芯片企业已与国外相关企业和机构建立了技术伙伴关系，架构性的功耗和热性能优化技术已进入了许多芯片开发企业，产品远销海外。中国半导体产业的快速发展也引起了国际的高度重视，许多国外企业迫切希望与中国的芯片设计公司、EDA工具分销及系统集成商、晶圆代工厂在不同领域建立合作关系。