Cadence 推出Logic Design Team Solution

    Cadence设计系统公司今日发布了Cadence® Logic Design Team Solution，它允许采用并发式RTL设计，从而实现进度的可预测性。这种独特的解决方案为逻辑设计团队配备了他们所需要的元素——从验证到功耗再到测试和物理——加上从计划到闭合的管理以及采用综合的、全局的方法进行逻辑签收。它代表了Cadence的包含了多级产品的市场细分及”锦囊” 整体战略所提供的又一个解决方案，如今，它为特定的工程师团队度身定制。

    逻辑设计团队需要在满足不断发展的设计目标的同时，在日益缩小的工艺尺寸上不断设计出更尖端的产品，例如修正可复用功能、功率效率、功能性品质、充分的易测性以及物理可行性。随着设计复杂性的提高，这些目标的互相依赖性也提高了，限制了当前人工的、连续的以及高度重复的处理方式的可预测性。其结果是不断提高的“进度可预测性危机”，即为了改进某个目标而做出的变动往往会降低其它目标日益增加的项目风险和进度收敛挑战。

    “快速上市的压力加上日益增长的设计复杂性，带来了很多挑战。”Qlogic集团高级副总裁Jerry Alston说，“将逻辑设计团队采用的可靠的前端验证和实现技术与系统仿真完美结合，让我们能够不断跟上复杂的变化。 我们的项目团队能非常好地利用这种前端和系统方法的结合, 降低了总产品风险，并提升了从系统架构计划到逻辑设计和验证到系统级闭合的执行效率。

    “Cadence Logic Design Team Solution集成了来自Cadence Incisive® 功能验证和Encounter® 数字IC设计平台的技术。它将设计、初期验证和前端实现任务结合到一套以目标为导向的子流程中，并使这些设计过程达到并发管理自动化。该解决方案采用了并发的“Design with”方法——在初期就考虑到互相依赖和重复的流程因素——而不是采用一系列的高度重复的设计方式。该架构包括四个主要元素，以及一个全面的“从计划到闭合”管理和逻辑签收解决方案，同时使用了System Verilog等业界标准规格。

Logic Design Team Solution包括：

•    Design with Verification—— 早期设计验证包括基于断言的形式分析、模拟和加速，以及验证管理。
•    Design with Power——在整个前端流程中整合低功耗设计和验证管理。
•    Design with Physical——使用逻辑设计环境内部实现的物理引擎进行精确的时序预估，从而减少逻辑物理迭代
•    Design with Test——将测试与逻辑设计环境结合，以最小的重复性开发及调试高质量测试基础架构。
•    Design Logical Signoff——全面实施可交付的检查和分析，以高度的可预测性和可靠性验证前端闭合。
•    Design Management——通过独有的验证计划自动化和指标为导向的管理解决方案，保证所有功能、性能和进度目标的同时，检查不断变化的设计进度，从而为从计划到闭合的整个过程带来前所未有的可预测性。

    “在Kawasaki微电子，我们依靠Encounter测试技术进行深亚微米器件的设计和制造，这些器件是我们所在的低功耗消费产品和高性能信息技术市场不可或缺的。”Kawasaki微电子公司CAD开发部主管Yoshito Muraishi说，“Cadence Logic Design Team Solution的成效极其设计和测试方面都让我们非常满意。它在可测试性和综合、验证、时序分析之间的高度集成和配合将会进一步加快我们的产品上市时间，减少设计反复性，提高上市产品的质量，并提高成品率。”

    “进度可预测性危机是确实存在的，”Cadence高级副总裁兼首席技术官Ted Vucurevich说，“我们一直在大力拓展前端技术和方法学创新，建立以用户为中心的贯穿从设计到验证过程的集成流程和解决方案。Cadence Logic Design Team Solution带来了一套实际的和全面的方法，利用一个自动的并发设计过程实现了可预测性，取代了过去单一串行的、不连续的和人工的解决方法。