Synopsys 扩展VMM方法

    Synopsys日前宣布，应用其扩展的VMM方法，帮助产品开发团队更有效地定义、测量并实现他们的验证目标。新一代VMM解决方案可通过三个新的部分实现更高的验证生产效率，即VMM Planner、VMM Applications和VMM Automation。新一代VMM解决方案是构建在流行读物《SystemVerilog验证方法手册》中所定义的成熟VMM方法集之上。

    VMM Planner可帮助验证团队系统地捕捉正在验证设计中的一个特征层，同时配合相关的覆盖、测试、所有权和时间表数据，形成一个可执行的验证计划，以解决上述问题。VMM Planner可提取和上滚各种验证结果，如代码和功能覆盖、形式和动态断言、测试通过/失败数据，成为一个有注释的计划，为准确、客观而透明的验证进展评估予以分享。 

    VMM Applications可提供一系列高水平功能，进一步缩短寄存器和存储器等普通设计元件的测试工作台创建时间。这些新应用软件建立在VMM标准库的基础之上，是《SystemVerilog语言验证方法手册》中定义的一组基本构建模块。基本的VMM Applications包括：

•    寄存器抽象层，可通过自动生成测试来迅速而简便地管理成千上万芯片配置寄存器的验证。
•    硬件抽象层，创建VMM测试工作台，可以迅速被配置为目标仿真或硬件辅助验证平台。
•    可重用环境构成，有助于创建验证子系统，无需进行系统级修改即可再度使用
•    存储器分配管理器，可对潜在的存储缓冲器容量和地址错误进行测试。

    VMM Automation可提供多种自动工具和功能，以提高验证用户的生产效率。VMM SystemC™ 交易层接口在VMM 测试工作台和SystemC 参考模型之间提供了高性能连接。VMM Compliance Checker可根据《SystemVerilog语言验证方法手册》中的规则和指南分析验证环境，提供一种简单的方法来实现可互操作和可重用的验证组件。

    Synopsys验证事业群高级副总裁兼总经理Manoj Gandhi 表示：“一个成熟而完善的方法一直以来都是工程师实现 SystemVerilog 验证能力的一个关键需求。Synopsys不断通过最新的补充来扩展成熟的 VMM方法集，帮助芯片开发人员有效地定义、测量和实现他们的验证目标。” 

     VMM 解决方案支持SystemVerilog和OpenVera ®语言。评估版VMM Applications作为Synopsys 功能验证解决方案和Pioneer-NTB和Vera® 测试工作台自动化工具的一部分，现已供货。VMM Planner和 VMM Automation将在今年晚些时候开始供货。