Synopsys最近推出的IC Compiler II促使性能关键型设计取得高质量结果
扫描二维码
随时随地手机看文章
新思科技(Synopsys, Inc.,纳斯达克股票代码:SNPS)日前宣布:立即推出其2016.03版的IC Compiler™ II布局和绕线解决方案,进一步巩固自身在各种应用群高质量结果(QoR)领域的领导地位。出色的周转时间(TAT)与实现的高质量结果促使HiSilicon和Movidius这样的客户选择IC Compiler II作为其主要实施工具,进行下一代性能关键型设计。最新的产品版本通过部署新技术提高了可实现的高质量结果的标杆,其中的技术包括:拥挤度驱动的重构、功率感知的并发时钟和数据优化、高级全流功率优化和指导绕线型设计收敛改进。这些功能结合在一起,为面积、时序和功率方面带来了高达15%的改进,使性能达到最高等级。随着IC Compiler II的发布,Synopsys不断增强其在广大设计社区的部署势头。
亮点:
· 从所有关键指标看,最新版本中的技术进步都提供了非凡的高质量结果:面积缩小5%、功耗降低10%、时序提升5%
· 设计规划速度加快10倍、实施速度加快5倍、容量提高2倍,继续重塑物理设计格局
· 在可见的变革好处的驱使下,HiSilicon和Movidius将IC Compiler II作为下一代系统级芯片的物理设计平台,以此为基础进行标准化
IC Compiler II 16.03版提供强大的新技术,让复杂系统级芯片取得出众的高质量结果的同时,加速设计收敛,从而满足了当今紧张的上市时间需求。注重高质量结果的新优化技术包括注重间隙的整体布局和基于时钟偏移的本地时钟树综合,为所有高级设计带来显著的时序、面积和功率好处。此外,拥挤度驱动的逻辑重构等专门技术提高了可绕线性,为数据路径密集型设计节约了能源。运行时的许多方面都取得了进步,其中,多级物理分层功能加快了40%,使设计师能够无缝定位和操纵超大芯片和模组,从而实现更快的收敛。IC Compiler II内的指导绕线型优化和PrimeTime®延迟计算等新功能增强了签核关联和设计收敛。对于10纳米和更低级别的设计,IC Compiler II基础架构继续添加功能,包括:微影感知的布局约束支持、全色彩感知绕线以及高级时序和粹取建模。这些功能自然地充分体现在基础架构各处,得到了能够以低运行时实现高质量结果的高收敛性物理设计解决方案。
Synopsys设计部总经理兼执行副总裁Antun Domic说:“HiSilicon和Movidius这样的合作伙伴始终站在创新前沿。他们选择IC Compiler II进行性能关键型设计这一行为进一步证明了业界领先、可获得高质量结果的IC Compiler II能够帮助性能驱动型客户脱颖而出。凭借几项重要创新技术,IC Compiler II将这些好处进一步推广到大型物理设计社区已建立和新兴节点的设计中。”