一种新型低功耗两级运算放大器的实现

1. 引言

随着IC设计集成度和复杂度日益增加，如何进行低功耗设计已成为了一个必须解决的问题。因此设计低功耗高性能的模拟集成电路将成为未来设计的关键。要降低功耗最直接的办法是降低电源电压，但随着电源电压的降低，特别是当它接近MOS 管的阈值电压时，模拟集成电路设计就会变得很复杂，当传统的模拟集成电路结构不能满足设计要求时，就需要采用新的技术和电路结构来满足电路在低电源电压下的正常工作。

目前实现低压模拟电路的方法主要有三种:亚阈值，衬底驱动和浮栅设计。采用亚阈值特性实现的低功耗电路主要是利用了MOS 晶体管在进入亚阈值区域时漏极电流不是马上消失，而是与栅控电压呈一个指数关系，每当电压下降80mV时，电流下降一个数量级，从而使功耗变小。但由于亚阈值电路的电流驱动能力较小，只适合部分电路设计。实现低功耗，主要是降低电源电压，但是受亚阈值导通的特性影响，标准CMOS 工艺中的阈值电压不会比深亚微米工艺的阈值电压有较大的下降，因此电路工作电压的降低将受到阈值电压的限制。

采用衬底驱动是解决阈值电压受限的重要途径，根据漏电流公式：

看出当VDS为常数时，ID主要受VBS得控制，于是在衬底端加信号能有效地避开阈值电压的限制，可以用非常小的信号加在衬底端和源端就可以用来调制漏电流，所以这种技术也可以用来实现低功耗。但是对于N(P)阱工艺，只能实现衬底驱动P(N)MOS管，严重限制了它的应用。

准浮栅技术由于与标准CMOS兼容并且性能优越，因此很多人预言，它将成为未来几年低功耗模拟电路设计的新方向。

2. 浮栅和准浮栅技术

浮栅技术[5] 最开始是用于存储器应用中，熟悉的EPROM，E^2PROM，FLASH 存储器都广泛地采用了浮栅技术。近年来，浮栅技术也被用于了模拟电路中。浮栅的工作原理是:一端与电气连接，也就是我们传统意义上的栅极，还有一个是没有引外线的，它被完全包裹在一层SIO2 介质里面，是浮空的，所以称为浮栅。

图1 浮栅晶体管的结构及电气符号

它是利用了浮栅上是否存储电荷或存储电荷的多少来改变MOS 管的阈值电压，实际上是一个电压加权处理的过程。浮栅晶体管的一个最显著的特点是浮栅与其他端的电绝缘非常良好，在一般条件下，浮栅晶体管能将电荷保存达几年之久，而损失的电荷量小于2％。通过改变浮栅电荷，改变其等效阈值电压，从而实现所需要的功能。但由于它不能与标准CMOS工艺兼容，所以限制了它的应用。因此，Jaime Ramire-Angulo[1] 等人提出了基于浮栅技术的准浮栅技术。

准浮栅MOS管的结构同浮栅晶体管的结构类似，所不同的是他们的初始电荷方式不同，准浮栅NMOS(PMOS)晶体管是通过一个阻值非常大的上（下）拉电阻直接把浮栅接到电源VDD(GND)上，解决了它的初始问题。但是在集成电路工艺中，做一个阻值非常大的电阻是不太可能的，因为它电阻的值会随诸多因素变化，精确它的值就不太可能，而且大阻值的电阻会占用大量的芯片面积，也是不经济的。所以在COMS 工艺中可以用一个MOS管来代替电阻，将一个二极管连接的工作在截止区的MOS 晶体管来等效为一个阻值非常大的电阻。图2 所示了一个两输入准浮栅NMOS 晶体管。

图2 两输入准浮栅NMOS 晶体管

3 传统的两级运算放大器

运算放大器[2-3]是模拟集成电路和混合信号集成电路的基本电路单元，是模拟集成电路设计的关键模块之一。它的性能对整个电路以及芯片的影响是至关重要的。

由于传统的单级放大器不适合低压设计，越来越多的设计使用多级放大器。与传统的共源共栅结构相比，两级运算能获得更高的电压增益和输出摆幅。在本次的设计中，我们选用了图3 所示的两级运算结构。这种结构是目前应用得最为广泛的电路之一，在低压的工作环境下，它能得到较为理想的输入共模范围和输出摆幅。并通过米勒补偿电容和调零电阻串联的补偿电路使两级运放的频率响应特性和转换速度得到了很好的改善，是一种简单又比较有实际运用意义的电路。

对电路的结构分析，可以知道：

图3 传统的两级运算放大器

4 基于准浮栅的两级运算放大器

为了实现低功耗设计，我们对以上传统两级运放采用准浮栅技术进行改进，因为准浮栅技术与标准的CMOS 工艺兼容，因此我们可以利用现有的工艺，对传统的两级运算放大器进行一些改进，就可以实现低功耗的设计，在目前是一种可以快速实现且低成本的方法。

如图4 所示为基于准浮栅技术的两级运算放大器。为了满足电源电压下降的要求，我们采用准浮栅NMOS 差分对来代替传统的差分对，对于相类似的器件尺寸和偏置电流，PMOS输入差动对管比NMOS 输入差动对管表现出较低的跨导。因此用NMOS 做为输入对，可以比用PMOS 做为输入对的两级运算放大器[5] 得到更高的增益。

图4 基于准浮栅技术的两级运算放大器

输入信号通过输入耦合电容C 耦合到输入管的栅极。将两个输入的NMOS 管的栅极偏置到VDD 上，因而两个输入管处于常导通的状态，从而降低了对输入信号的要求，即使输入很低电压，因为两个输入管的常导通状态，电路也能正常工作，从而也降低了对电源电压的要求，随着电源电压的下降，偏置电流也随之降低，使电路能够实现低功耗的要求。

采用准浮栅技术对电路进行改进后，由于该运放的输入为交流耦合电路，因此可以滤掉由输入电压所带来的直流失调。但是也从而也带来了一个缺点，准浮栅运放只对交流信号进行放大，而不能作为直流比较器。且由于在输入管引入了一个二级管连接的工作在截止区的MOS 管大电阻，因此可以判断出主极点位于输入管处，这样的一个大电阻会引起单位增益带宽的减小，但是它也会带来更大的相位裕度，使系统更稳定。我们在选择管子参数的时候，要考虑到它的具体应用环境，来决定它的性能指标。

准浮栅技术主要是实现低功耗问题，因此在设计中，运放的静态功耗是一个非常重要的指标，在两级运算放大器设计中，该电路的静态功耗为

其中IM2为一级运放的偏置电流，IM6为二级运放的电流。可以看出为了减小运放的功耗，偏置电流应尽可能的小，但是随着电流的减小又会带来运放转换速率的减小，这需要根据设计要求进行一个折中的考虑。

5 设计实现与仿真

这次的设计中，我们采用了Chartered 0。35umCMOS 工艺，利用Spectre 对电路进行仿真分析[6] 。传统放大器因为阈值电压的影响，因此工作在± 2。5V 电压下，而采用了准浮栅技术以后，可以使电路工作在1。2V 的低压环境下，对运放做交流分析，表1 是传统放大器与改进以后的放大器性能的比较，通过比较可以看出与我们前面分析的结果一致。根据仿真的幅频和相频特性，如图5 所示，在保持增益，降低功耗的情况下，单位增益带宽较小，但也可以满足设计要求，相位裕度增加从而使系统稳定性增加。并由瞬态分析（如图6），在降低电压和电流的情况下，摆幅依然可以到达一个理想的值。仿真结构表明这样的一个放大器可以适合在低压低功耗的环境下应用。

表1 传统放大器与改进以后的放大器性能的比较

图5 幅频和相频特性

图6 瞬态响应特性

6 结论

准浮栅技术不仅能够实现模拟电路对低电源电压的要求，而且与标准的CMOS 技术兼容，因此是目前阶段最有效的实现低功耗的方法，具有很大的开发潜力。本文运用了准浮栅技术对传统的两级运算放大器进行了改进，在1。2V 的电源电压下可以实现一个各方面性能都不错的，且功耗只为8。75μW 的两级运算放大器。

本文作者创新点：利用准浮栅技术应用于传统两级运算放大器，使电路在电源电压降低的情况下，各项技术指标均可达到期望值，而功耗极大地减小，适应了目前集成电路对低功耗的要求。