序列

达观数据如何打造一个中文NER系统

1 NER简介 NER（Named Entity Recognition，命名实体识别）又称作专名识别，是自然语言处理中常见的一项任务，使用的范围非常广。命名实体通常指的是文本中具有特别意义或者指

面向序列密码的抽取与插入单元可重构设计研究

Logistic-Map混沌序列的单片机实现

基于DSP Builder的伪随机序列发生器设计及FPGA实现

工作上一个改进：一个输入序列的稳定输出

近日在阅读吴军博士的《数学之美》，觉得他的思想是：“获得的大量的数据，然后采用概率和统计的方法，找出这些数据的规律”。受该思想的影响，对近一段工作上的一个问题加以改进：假设，一个系统，每秒钟采集到一个

FPGA并行数字序列传输与接口技术的研究和应用

面向序列密码的抽取与插入单元可重构设计研究

时间约束序列模式的有效生成候选项的方法

一种基于CPLD的伪随机序列发生器

摘　要：介绍了一种利用EDA技术，在Altera的MAX 7000S系列芯片上实现的伪随机序列发生器，为产生低成本的电子系统测试信号提供了一种简单易行的方法。 关键词：EDA；VHDL；CPLD；伪随机序列 1　引　言 EDA（Electro

一种基于FPGA的准单输入调变序列生成器设计

　1.引言 随着集成电路复杂度越来越高，测试开销在电路和系统总开销中所占的比例不断上升，测试方法的研究显得非常突出。目前在测试源的划分上可以采用内建自测试或片外测试。内建自测试把测试源和被测电路都集成在

用FPGA产生高斯白噪声序列的一种快速方法

0 引言 短波信道存在多径时延、多普勒频移和扩散、高斯白噪声干扰等复杂现象。为了测试短波通信设备的性能，通常需要进行大量的外场实验。相比之下，信道模拟器能够在实验室环境下进行类似的性能测试，而且测试费用少

FPGA并行数字序列传输与接口技术应用

摘要：本文介绍了FPGA多路数据并行处理中所普遍遇到的序列传输与界面问题;提出了一系列具有普遍实际意义的处理方法,并以人工神经网络控制算法为例进行了软、硬件综合处理过程设计演示,从而为进一步推广FPGA的现代信息