时钟域交叉

关注0人关注

我要报错

时钟域交叉期间要避免的 10 个设计问题

现代 ASIC 由数百万个门和数十亿个晶体管组成，它们通常可以在具有不同电压和时钟频率的多个域中运行。为了避免数据丢失，设计人员需要确保从一个域发送到另一域的信号不会导致目标域中寄存器的建立时间或保持时间违规。以下是跨时钟域时需要确保或避免的 10 件事。

嵌入式分享
2024-11-17

时钟域交叉 ASIC