曼彻斯特鳊解码器是1553B总线协议的重要组成部分,其性能的好坏直接影响整个系统的通信质量。通过分析MIL STD-1553B协议和GJB5186测试标准,制定出鳊解码器的设计规范。采用硬件描述语言(Verilog)设计电路,VCS对设计进行仿真,并利用Synplify Pro及ISE完成综合和布局布线的工作,最后载入Xilinx FPGA进行测试。在深入分析曼彻斯特码型特点的基础上,对鳊解码器的工作过程及逻辑电路结构进行详细介绍。提出的时钟分离电路比超前滞后数字锁相环更为简单有效。
本设计具有一定的通用性,它的逻辑大部分只涉及到编、解码器本身;而它与外部的接口十分简单,只要对其读、写并对跳变沿信号进行有效控制,就能使其正常工作。本设计十分独立,由于选用器件资源比较丰富,故对其进行功能添加也十分方便,只需添加电路设计而不必对原有电路进行修改。
本设计具有一定的通用性,它的逻辑大部分只涉及到编、解码器本身;而它与外部的接口十分简单,只要对其读、写并对跳变沿信号进行有效控制,就能使其正常工作。
讨论如何使用CPLD实现单片机与曼彻斯特编解码器的接口。