由与非门构成的同步RS触发器如图13-5(a)所示,其逻辑符号如图13-5(b)所示。图中门A和B构成基本触发器,门C和E构成触发引导电路。 由图13-5(a)可见,基本触发器的输入当CP=0时,不论S、R是什么,,的值都为1,由基本触
图13-11(a)所示为主从RS触发器原理电路。它是由两个高电平触发方式的同步RS触发器构成。其中门E、F、G、H构成主触发器,时钟信号为CP,输出为Q、,输入为R、S。门A、B、C、D构成从触发器,时钟信号为,输入为主触发器
主从RS触发器在CP=1时,当输入R=S=1时,主触发器也会出现输出状态不定的情况,因而限制了它的实际应用。为了使触发器的逻辑功能更加完善,可以利用CP=1期间,Q、的状态不变且互补的特点,将Q和反馈到输入端,并将S改
主从RS触发器在CP=1时,当输入R=S=1时,主触发器也会出现输出状态不定的情况,因而限制了它的实际应用。为了使触发器的逻辑功能更加完善,可以利用CP=1期间,Q、的状态不变且互补的特点,将Q和反馈到输入端,并将S改
由与非门构成的同步RS触发器如图13-5(a)所示,其逻辑符号如图13-5(b)所示。图中门A和B构成基本触发器,门C和E构成触发引导电路。 由图13-5(a)可见,基本触发器的输入当CP=0时,不论S、R是什么,,的值都为1,由基本触