-
基于65 nm工艺的SOC物理设计中的关键技术研究
摘 要：随工艺的演进，集成电路发展已经进入超深亚微米阶段，芯片的成本、，性能、功耗、信号完整性等问题将成 为制约SOC芯片设计的关键问题。文章基于65GP工艺的实际项目模块级物理设计，在现超深亚微米下，对芯片的低功耗、 congestion,信号完整，性等后端物理设计等关键问题进行了细致研究，并提出了一些新方法和新思想，从而提高了signoff的交 付质量，完成了tapeout要求。
-
Cadence扩展JasperGold平台用于高级形式化RTL签核
JasperGold形式验证平台新应用Superlint和Clock Domain Crossing助逻辑设计人员将IP开发时间缩短四周楷登电子(美国Cadence公司)今日正式发布JasperGold® 形式验证平台扩展版，引入高级形式化验证技术的JasperGol
