主要从系统级、算法级、结构级等多个层面综合考虑减少数字语音解码器的功耗。系统级使用双向不交叠时钟技术,在提高耗时长的模块运算频率的同时消除了电路的竞争与冒险;算法级主要使用汇编语言重写和优化原代码,既可以压缩源代码,更能充分挖掘硬件的运算潜力;在结构级,主要利用并行技术,增加协处理器进行并行计算,有效提高运算速度。另外在布局布线时使用全定制集成电路设计技术手工布线,大为减少解码器的芯片面积。
巧克力娃娃
了解PI门栅极驱动器,挑战趣味拼图游戏
自动控制理论与系统
C 语言表达式与运算符进阶挑战:白金十讲 之(9)
野火F429开发板-挑战者教学视频(提高篇)
一天学会Allegro进行4层产品PCB设计-高效实用
内容不相关 内容错误 其它