-
静态时序分析（STA）和门级仿真（Gate-level Simulation，GLS）有什么区别？
门级仿真:1、门级仿真无法测试所有的场景，因为它依赖于输入的测试向量。2、进行精确时序的仿真速度很慢，而且需要大量的服务器内存。3、适合检查不同时钟域之间的异步接口。4、需要大量的计算资源（CPU时间、磁盘空间等）。5、能够可以帮助验证综合过程中设置的时序约束，如falsepat...
-
Synopsys宣布完成对Extreme DA的收购
新思科技有限公司宣布，该公司已经完成了对 Extreme DA 的收购。Extreme DA 是一家总部位于加州圣克拉拉的非上市公司，为改进集成电路 (IC) 设计性能、耗电量和制造良率开发相关软件。此次收购透过增添能够加快 Syno
-
Synopsys宣布完成对Extreme DA的收购
Synopsys, Inc.(新思科技有限公司)宣布，该公司已经完成了对 Extreme DA 的收购。Extreme DA 是一家总部位于加州圣克拉拉的非上市公司，为改进集成电路 (IC) 设计性能、耗电量和制造良率开发相关软件。此次收购透过增
-
FFT处理器寄生参数提取和静态时序分析
摘要：本文在简要介绍寄生参数提取工具Star-RCXT和静态时序分析工具PrimeTime的基础上,对已通过物理验证工具Calibre DRC和LVS的FFT处理器版图用Star-RCXT工具进行了基于CCI的寄生参数提取,得到内部互连网络的详细寄生
-
FFT处理器寄生参数提取和静态时序分析
摘要：本文在简要介绍寄生参数提取工具Star-RCXT和静态时序分析工具PrimeTime的基础上,对已通过物理验证工具Calibre DRC和LVS的FFT处理器版图用Star-RCXT工具进行了基于CCI的寄生参数提取,得到内部互连网络的详细寄生
-
FFT处理器寄生参数提取和静态时序分析
摘要：本文在简要介绍寄生参数提取工具Star-RCXT和静态时序分析工具PrimeTime的基础上,对已通过物理验证工具Calibre DRC和LVS的FFT处理器版图用Star-RCXT工具进行了基于CCI的寄生参数提取,得到内部互连网络的详细寄生
-
手机数字基带处理芯片中的静态时序分析
1.引言 随着深亚微米技术的发展，数字电路的规模已经发展到上百万门甚至上千万门。工艺也从几十μm提高到65nm甚至45nm。这样的电路规模做验证的时间在整个芯片的开发周期所占的比例会越来越重。通常，在做验证的时
-
手机数字基带处理芯片中的静态时序分析
1.引言 随着深亚微米技术的发展，数字电路的规模已经发展到上百万门甚至上千万门。工艺也从几十μm提高到65nm甚至45nm。这样的电路规模做验证的时间在整个芯片的开发周期所占的比例会越来越重。通常，在做验证的时
-
统计静态时序分析(SSTA)的发展与前景解析
自从DAC 2005以来，人们一直在讨论采用统计静态时序分析(SSTA)工具来验证目前和将来一代用90nm及其以下工艺制造的设计。既然要在最先进的工艺和设计中把物理效应及复杂性结合起来，时序验证就要求在制造过程中解决裸
