-
LDPC码不适合工业存储？这是为何？
工业领域都熟知LDPC码，它是麻省理工学院Robert Gallager于1963年在博士论文中提出的一种具有稀疏校验矩阵的分组纠错码。几乎适用于所有的信道，因此成为编码界近年来的研
-
超宽带无线通信中LDPC码硬件仿真实现
1 引 言码长较长的低速LDPC编码在信噪比较低的应用场合呈现出其他编码无法匹敌的优势，已经证明非规则的LDPC码性能甚至优于Turbo码高速 LDPC编码性能也比较好.尤其是在磁记录等一些应用场合，码长较短的高速LDPC编码
-
基于FPGA的大围数QC_LDPC码的译码器
摘要 针对QC_LDPC码的短环对码性能的重要影响，采用了1种围数为8的QC_LDPC码设计。算法首先分别对3个不同的子矩阵进行移位运算，每个子矩阵分别与它们移位后生成的子矩阵共同组合形成1个新的子矩阵，然后再将新生成
-
基于LDPC码的多中继HARQ系统研究
摘要 根据不同中继节点建立的通信信道衰落特性的不同，利用中继节点可增强无线信道空间分集，提高整个链路的传输性能。纠错码的使用可更有效地提高信道传输效率的特点。史中介绍了基于LDPC码的多中继HARQ系统模型，在
-
非规则LDPC码译码改进算法及其DSP实现
非规则LDPC码译码改进算法及其DSP实现
-
LDPC码数据分配通用模块设计方案
摘要：上世纪60年代初，香农的学生Gallager在他的博士毕业论文中首次提出了LDPC码的概念和完整的译码方法，但是直到上世纪末期，随着LDPC码译码理论的进步和计算机技术的发展，LDPC码才以其优良的误码性能和良好的可
-
无线广播系统的多级传输方案详细
在无线广播系统中，位于不同地点的用户的无线链路质量是大不相同的，一些用户与发射台之间的信道条件相对较好，而另一些则十分恶劣。为了保证服务区内所有用户的服务质量，系统通常按照在最恶劣情况下仍能保证一定服
-
使用准循环LDPC码的OFDM系统性能分析
摘要：参照IEEE 802．16e标准中的准循环LDPC码校验矩阵结构，设计了一种新的校验矩阵，并将其应用于OFDM系统中。同时，将该设计方案与RS和卷积编码级联方案进行比较，仿真显示，该方案与级联编码方案有几乎相同的编码
-
具有较大围长的正则LDPC码构造方法介绍
1962年Gallager提出低密度校验(Low DensityParity Check，LDPC)码，后来Tanner对它进行了很有价值的补充，直到1995年又被Mackey重新提出。如果采用和积迭代译码算法，LDPC码具有非常接近香农限的性能。如果在LDPC码的
-
一种改进的扩展RC-LDPC码校验矩阵构造方法
摘要：简要介绍了一种具有Z型结构的扩展式RC-LDPC码校验矩阵的构造方法，针对构造中会出现4环的情况，提出了一种消除4环的方法，并基于非规则LDPC码中信息节点不同度分布对性能产生不同影响的特点，提出了一种改进的
-
基于IEEE802．1 6e标准的LDPC编码器设计与实现
摘要 根据IEEE802．16e标准中对LDPC码的定义，利用FPGA对编码器进行了实现。所采用的算法使用了线性复杂度编码，降低了逻辑资源占用量，并提高了编码速度。 关键词 IEEE 802．16e标准；低密度奇偶校验码；编码器
-
LDPC码的设计以及在无线传感器网络中的应用
摘要：LDPC码是众所周知的优秀信道编码，性能接近香农信道容量的极限。讨论了在无线传感器网络中LDPC码的设计和实际应用，并提供了解决方案，以降低解码复杂度，节省内存占用量，提高了系统的误码率性能。结果表明，
-
一种具有较大围长的正则LDPC码构造方法
1962年Gallager提出低密度校验(Low DensityParity Check，LDPC)码，后来Tanner对它进行了很有价值的补充，直到1995年又被Mackey重新提出。如果采用和积迭代译码算法，LDPC码具有非常接近香农限的性能。如果在LDPC码的
-
一种输出格式可控的多码率LDPC编码器实现
针对我国数字电视地面广播标准(DTMB标准)中多码率LDPC码与多符号映射方式相配合的特点，使用Veril-og硬件描述语言设计一种LDPC编码器。该编码器不仅同时支持三种码率LDPC码，而且可以依照标准中采用的五种不同的符号映射方式，选择最佳的码流输出格式，提高了编码器的通用性。最后在Xilinx的XC4VSX35 FPGA芯片上实现该编码器，其测试结果表明该编码器完全可以应用在DTMB发射机中。
-
超宽带无线通信中LDPC码硬件仿真实现
本文在SvstemGenerator中对LDPC码整个编译码系统进行了参数化的硬件实现，并构建了超宽带通信系统LDPC码硬件仿真平台，验证了LDPC码在UWB通信中的优异性能。
-
超宽带无线通信中LDPC码硬件仿真实现
本文在SvstemGenerator中对LDPC码整个编译码系统进行了参数化的硬件实现，并构建了超宽带通信系统LDPC码硬件仿真平台，验证了LDPC码在UWB通信中的优异性能。
-
基于FPGA的LDPC编码器设计与实现
本文利用FPGA实现了基于RU算法的编码器设计实现。在Quartus II软件环境下对LDPC编码器进行仿真，使用Stratix系列EP1s25F672I7芯片，对码长为504的码字进行编码。
