-
将RS编码与CC连接在OFDM系统中的性能指标与应用分析
引言 在频谱资源日益宝贵的今天，OFDM调制，以其较高的频谱利用率，广泛应用于多种无线通信系统之中，比如802．11a。 通信系统的另外一个重要指标就是系统的可靠性。高可靠性的系
-
高速多模式RS编码的设计方案
L频段宽带航空数据链系统（L-DACS1）是未来L波段航空数据通信系统的候选方案之一。这里基于L-DACS1系统协议内容，为了降低信道的噪声和畸变与多普勒频移的影响，采用具有良好差错控制能力的多模式RS编码进行信道纠错。
-
级联编码在OFDM系统中性能分析
摘要：将RS编码与卷积编码通过交织器连接，级联应用于OFDM系统之中。通过Matlab仿真显示，级联编码对OFDM系统性能有显著提高。在中低信噪比时，级联编码比单独RS编码或者卷积编码最大有4 dB编码增益；在中高信噪比时
-
RS编码器在智能探测车通信模块中的运用
摘要：文中基于RS编解码原理提出了一种可运用于无线遥控智能探测车的RS编码器，并使用Altera公司的FLEX系列芯片MAX EPF10K10LC84-4设计实现了基于FPGA的RS编码器模块，完成了智能探测车通信模块中的信号编码功能。该
-
基于FPGA的RS编码器的设计与实现
RS码是线性分组码中一种典型的纠错码，既能纠正随机错误，也能纠正突发错误，在现代通信领域越来越受到重视。文中介绍基于FPGA使用Verilog—HDL语言的RS(15，9)编码器的设计方法，并在QuartusII 5．O软件环境下进行了功能仿真，仿真结果与理论分析相一致，该设计方法对实现任意长度的RS编码有重要参考价值。
-
基于FPGA的RS编码器的设计与实现
RS码是线性分组码中一种典型的纠错码，既能纠正随机错误，也能纠正突发错误，在现代通信领域越来越受到重视。文中介绍基于FPGA使用Verilog—HDL语言的RS(15，9)编码器的设计方法，并在QuartusII 5．O软件环境下进行了功能仿真，仿真结果与理论分析相一致，该设计方法对实现任意长度的RS编码有重要参考价值。
-
变参数RS编码器IP核的设计与实现
设计了一种码长可变、纠错能力可调的RS 编码器。该RS 编码器可对常用的RS 短码进行编码, 可做成IP 核, 为用户提供了很大的方便
-
基于FPGA的前向纠错算法
研究数字音频无线传输中的前向纠错(FEC)算法的设计及实现，对前向纠错中的主要功能模块，如RS编解码、交织器与解交织器等给出基本算法及基于现场可编程门阵列(FPGA)和硬件描述语言的解决方案。
