针对高速串行接口设计的高效时钟解决方案
高性能FPGA中的高速SERDES接口
FPGA实现中的SERDES接口设计和测试
Verilog的SERDES使用程序。可以实现高速串行接口数据通信，时钟还原
FPGA的SERDES接口设计与实现
高速FPGA实现数据存储控制
巧克力娃娃
知识变现正当时，上传资料赢红包【辞旧迎新】
51单片机到ARM征服嵌入式系列课程
深度剖析 C 语言 结构体/联合/枚举/位域：铂金十三讲 之 （11）
C 语言灵魂 指针 黄金十一讲 之（2）
手把手教你学STM32-ALIENTEK UCOS学习视频
内容不相关 内容错误 其它
