SYSTEMVERILOG

SystemVerilog中还有一个final block

相信很多人都知道并且使用过Verilog中的initial语句块，用来初始化一些变量、持续生成时钟和复位信号以及setvirtualinterface等等。finalblock是在SystemVerilog中引入的一个新概念。final begin        $display...

3个SystemVerilog新特性！

3个SystemVerilog新特性！01`begin_keyword`end_keyword硬件描述语言中有很多特殊的编译或者综合等工具的预执行指令，在某些场景下我们可以利用一下HDL之外的语法去指导工具，而不是信马由缰。这两个define可以在代码的任何部分之间使用，以保持S...

基于VMM验证方法学的MCU验证环境

1 简介随着设计的复杂程度不断增加，要求把更多的资源放到验证上，不但要求验证能够覆盖所有的功能，还希望能够给出大量的异常情况来检查DUT对应异常的处理状态，这在传统测

系统级语言SystemVerilog和SystemC的融合

Mentor Graphics Verification Academy 新增 SystemVerilog 课程和模式库以扩展工程师的专业知识和资源

Mentor Graphics 公司(纳斯达克代码：MENT)为 Verification Academy 增加全新的 SystemVerilog 课程和模式库以帮助验证工程师提高专业技能、生产率及设计质量。

基于VMM验证方法学的MCU验证环境

1 简介随着设计的复杂程度不断增加，要求把更多的资源放到验证上，不但要求验证能够覆盖所有的功能，还希望能够给出大量的异常情况来检查DUT对应异常的处理状态，这在传统测

全球领先半导体厂商Synopsys在中国确立VMM验证方法标准

【导读】全球领先半导体厂商Synopsys在中国确立VMM验证方法标准 中文版《SystemVerilog 验证方法学》由北京航空航天大学出版社发行 全球领先的电子设计自动化（EDA）软件工具领导厂商Synopsys今天宣布，由

Mentor提议对基于图形的测试规范标准进行研究

2014年3月4日—Mentor Graphics（NASDAQ：MENT）今天宣布，为对基于图形的测试规范标准的标准化问题进行研究，公司已提议成立新的Accellera标准委员会。为深化此项工作，Mentor Graphics公司将把其现有的基于图形的测

Mentor欲成立机构研究基于图形的测试规范标准化

MentorGraphics日前宣布，为对基于图形的测试规范标准的标准化问题进行研究，公司已提议成立新的Accellera标准委员会。为深化此项工作，MentorGraphics公司将把其现有的基于图形的测试规范格式作为技术捐赠奉献出来，

基于ESL并采用System C和System Verilog的设计流程

　ESL解决方案的目标在于提供让设计人员能够在一种抽象层次上对芯片进行描述和分析的工具和方法，在这种抽象层次上，设计人员可以对芯片特性进行功能性的描述，而没有必要求助于硬件（RTL）实现的具体细节。 当今

Synopsys在中国确立VMM验证方法标准

Synopsys 扩展VMM方法

Synopsys日前宣布，应用其扩展的VMM方法，帮助产品开发团队更有效地定义、测量并实现他们的验证目标。

瑞萨采用Synopsys VCS解决方案和VMM方法论