VERILOG

关注112人关注
我要报错
VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]

相关标签

关注此标签的用户

  • 18503088884

    18503088884

  • 风云ljh

    风云ljh

  • mounthill

    mounthill

  • timixiaoyouxi

    timixiaoyouxi

  • shell.albert

    shell.albert

  • Benjaminsein

    Benjaminsein

  • xiaokefei

    xiaokefei

  • hm365703550

    hm365703550

  • jasonyeh333

    jasonyeh333

  • 江阳

    江阳

  • 朱德荣

    朱德荣

  • Afei1106

    Afei1106

  • tianxing008

    tianxing008

  • caoqing

    caoqing

  • ddb_21ic

    ddb_21ic

  • asd1006461468

    asd1006461468

  • wangshujun

    wangshujun

  • 瞎折腾

    瞎折腾

  • DESERT134

    DESERT134

  • wx85105157

    wx85105157

热门活动

更多

课程视频

更多