针对高速串行接口设计的高效时钟解决方案
高性能FPGA中的高速SERDES接口
FPGA实现中的SERDES接口设计和测试
Verilog的SERDES使用程序。可以实现高速串行接口数据通信,时钟还原
FPGA的SERDES接口设计与实现
高速FPGA实现数据存储控制
lll27
fengfeng
wangjun88
加入Vishay电子学习社,优质资源限时免费放送
自己动手从0到1写嵌入式操作系统
韦东山-0基础ARM裸机开发
Altium Designer 19全套入门PCB Layout设计实战视频教程【志博教育】
手把手教你学STM32-Cortex-M3(入门篇)
内容不相关 内容错误 其它