2.5D堆叠硅片互联助赛灵思树立FPGA新标杆

“我们在一年前提出了愿景，将采用堆叠硅片技术让FPGA产品超越摩尔定律。现在我们做到了这一点。我们今天正式推出采用2.5D IC堆叠技术的Virtex®-7 2000T FPGA，这是利用68 亿个晶体管打造的世界容量最大的可编程逻辑器件，为客户提供了无与伦比的200 万个逻辑单元，相当于 2,000 万个 ASIC 门，完全实现了我们一年前的承诺。”赛灵思全球高级副总裁亚太地区执行总裁汤立人在Virtex-7 2000T产品发布会上兴奋的向媒体宣布。

赛灵思全球高级副总裁亚太地区执行总裁汤立人（中）

据介绍，Virtex-7 2000T不仅仅是在容量上有了突破性的进展，更重要的是在节约客户开发时间上有着独特的优势。客户利用赛灵思 Virtex-7 2000T FPGA可以替代大容量ASIC，在总体投入成本相当的情况下， 把开发时间缩短2/3；同时还可以创建集成系统，提高系统带宽，并因为避免了I / O互连而大幅降低功耗。此外还可以用于加速先进ASIC系统的原型设计和模拟仿真。

这些新的特性对于需要快速推出产品的厂商将有巨大的帮助，记者了解到，许多通信厂商都对这款芯片非常感兴趣，已经向赛灵思订购了样片进行测试。

把FPGA推进到2.5D时代

Virtex-7 2000T能够实现突破性的容量，关键在于采用了2.5D IC堆叠技术。

Virtex-7 2000T 堆叠技术展示

对于2.5D技术，可能很多人都比较陌生。

汤立人介绍说：“这是业界最近提出的新概念。目前新的定义认为3D技术是把主动芯片器件堆叠在一起的技术，而2.5D是把主动芯片器件和被动芯片器件堆叠在一起的技术。我们的Virtex-7 2000T就是采用了无源的中介层。”

2.5D技术应该是FPGA产品发展中的一个重要节点。目前3D芯片技术还有许多瓶颈需要跨越，比如热应力问题、散热问题等在短时间内都是难以突破的障碍。目前市场上已经出现的3D芯片主要是存储芯片，存储芯片设计相对简单。

“我们认为3D的FPGA芯片出现可能至少还需要两到三年时间。”汤立人表示。

记者了解到，目前一些其他的主流FPGA厂商也有了采用相应技术的FPGA产品计划。由此可见，2.5D技术将在未来较长的时间内引领FPGA的发展。

对ASIC发起新挑战

得益于在容量上的快速提升，FPGA也对ASIC芯片发起了新的挑战。

目前随着芯片制造工艺向着28nm方向发展，ASIC芯片NRE费用也在飞速提升之中，高达5000万美元。而 ASIC 修改则可能将成本再提升近一半。因此，除非面向最稳定的大批量市场应用，否则 ASIC 和 ASSP 的设计只会越来越少被采用。

更不用说，FPGA在产品设计开发速度上既有的优势是ASIC难以媲美的。此消彼长，FPGA更具发展潜力。

这样ASIC留下的市场空缺，很大程度上将会被FPGA填补。