Altera FGPA首推硬核浮点DSP 缩短设计开发流程

DSP，也称数字信号处理器，是一种特别适合于进行数字信号处理运算的微处理器，其主要应用是实时快速地实现各种数字信号处理算法。为了满足数据中心、天气、雷达等实时运算处理，FPGA中集成DSP非常普遍。传统的方法是使用定点乘法器和FPGA逻辑来实现浮点功能，不仅耗费大量FPGA的资源，还由于时序瓶颈，导致DSP性能受限，而且由于验证需要大量时间，使得产品的开发周期大大延长。

首席DSP产品规划经理Michael Parker

Altera独辟蹊径，首次在FPGA中集成了硬核IEEE 754兼容浮点运算功能的DSP。“这释放了FPGA逻辑模块，极大的提高了设计人员的效能，和传统FPGA相比，产品上市时间可以缩短6—12个月。” Altera首席DSP产品规划经理Michael Parker告诉21ic记者。

集成硬核DSP后的优势

硬核浮点DSP模块集成在正在发售的Altera 20 nm Arria 10 FPGA和SoC中，也集成在14 nm Stratix 10 FPGA和SoC中。集成硬核浮点DSP模块结合先进的高级工具流程，客户可以使用Altera的FPGA和SoC来满足越来越高的大计算量应用需求，例如高性能计算 (HPC)、雷达、科学和医疗成像等。

通过在FPGA中集成硬核DSP模块，可以大幅提升FPGA每瓦效能，同时可以在一定程度上替代GPU、CPU。

Michael Parker表示：“FPGA的特点就是功耗低，然后又增加了硬核浮点运算的能力。它每瓦的功耗，或者是每个槽的功耗都是比较低的。我觉得FPGA未来肯定会取代很多高端的DSP处理器。然后，它也可以取代一些GPU，因为它在功耗方面，在时延方面，在连接到网络的便利性方面，它都拥有优势。另外的话，FPGA被设计为可以在高温下工作。对于软件编程人员来说也是一个福音，就是使用了我们的软件以后，他可以更倾向于使用这种浮点的，不倾向于用定点的。现在有了这些工具以后对他们来说也是很大的好处。”

硬核浮点DSP模块集成在正在发售的Altera 20 nm Arria 10 FPGA和SoC中，也集成在14 nm Stratix 10 FPGA和SoC中。含在Arria 10和Stratix 10器件中的硬核单精度浮点DSP模块基于Altera创新的精度可调DSP体系结构。传统的方法使用定点乘法器和FPGA逻辑来实现浮点功能，而Altera的硬核浮点DSP与此不同，几乎不使用现有FPGA浮点计算所需要的逻辑资源，从而提高了资源效率。这一革命性的技术支持Altera在Arria 10器件中实现1.5 TeraFLOP (每秒浮点运算次数)的DSP性能，而在Stratix 10器件中DSP性能则高达10 TeraFLOP。DSP设计人员可以选择定点或者浮点模式，浮点模块与现有设计后向兼容。

这一浮点计算单元包括了乘法器和加法器，与现有精度可调定点模式实现了无缝集成。这提供了1:1的浮点乘法器和加法器，可以独立用作乘加器或者乘法累加器。设计人员仍然可以在其当前设计中使用所有定点DSP处理特性，基于优异的数字保真和动态范围，根据需要很容易将全部设计或者部分设计更新到单精度浮点。IEEE 754浮点所有复数都位于DSP模块的硬核逻辑中，因此，不会占用可编程逻辑，即使是100%的使用了DSP模块，浮点也支持定点设计中相似的时钟速率。

为了方便工程师进行开发设计，Altera也提供了很多工具支持。

Michael Parker介绍说:“设计人员可以在各种设计流程中使用浮点FPGA特性。例如，硬件设计人员可能只需要一些浮点算术函数或者FFT内核，这可以使用目前就有的Altera MegaCore功能。对于硬件或者系统工程师，Altera还提供基于模型的流程，使用了其DSP Builder高级模块库，以及来自MathWorks的MATLAB和Simulink工具。这一工具流程支持工程师完全在MathWork环境中进行设计、仿真并实现，自然支持线性代数应用的矢量需求。同时，对于GPU设计人员，正如前面所提到的，OpenCL可以访问FPGA，这不需要非常熟悉FPGA体系结构。

目前可以提供所有这些工具流程，支持大部分Altera FPGA系列。使用Altera的Quartus II软件14.1版，面向Arria 10 FPGA进行重新编译，无缝映射到硬核浮点DSP模块中，充分发挥了自然浮点FPGA的巨大优势。”