何时以及如何为降压控制器提供外部偏置 - 第 2 部分
扫描二维码
随时随地手机看文章
在本系列的第一部分中，我讨论了外部偏差的必要性以及我们需要在什么条件下考虑它。在这一部分中，我将研究我们是否可以将外部偏置应用于任何控制器，然后列举了一根外部偏置的电路。
根据经验，我们不能将外部偏置应用于对控制场效应晶体管 (FET)（也称为高侧 FET）具有电流限制的控制器。这归结为电流限制是如何实施的。
让我们看几个例子。第一个器件是 LM3495，一种仿真峰值电流模式降压控制器。乍一看，我们可以在 V IN引脚上施加外部偏置似乎是可行的。
然而，通读数据表，有一个部分称为高端电流限制。当高端 FET 开启时，比较器会监控其两端的电压。如果在 FET 导通时高端 FET 的漏源电压超过 500mV，LM3495 将立即进入打嗝模式。高端 FET 开启后的 200ns 消隐期可防止开关瞬态电压无故触发高端电流限制。
现在，如何实际监控高侧 FET 两端的电压？比较器有两个输入。第一个输入是 SW 引脚，第二个输入是 V IN引脚。假设是高端 FET 的漏极和 V IN引脚始终处于一个电位。
这种配置节省了一个引脚，但它使外部偏置成为问题。假设我们将 5V 作为外部偏置施加到 V IN引脚。输入电压为 3.3V，施加到高端 FET 的漏极。这会在比较器上产生 1.7V 的差异，寻找 500mV，因此控制器进入打嗝模式。
下一个器件示例是 LM27403。查看数据表，高侧 FET 没有电流检测。因此，我们可以使用该器件在低 V IN应用中为 VDD 引脚提供外部偏置。
我怎么知道要对 VDD 引脚施加外部偏置？让我们看一下图 1 所示器件的框图。注意为低侧 FET 驱动电路显示的电源电压；在这种情况下，它是 VDD。如果我们查看图 2 中的应用电路，我们将看到 CBOOT 通过二极管连接的位置。对于 LM27403，也是 VDD。因此，我们可以确定 VDD 是用于施加外部偏置的正确引脚。
图 1：显示 VDD 的框图
图 2：显示 VDD 的应用电路
现在的问题是如何确定可以在 VDD 引脚上施加什么电压值。为此，我们需要参考 VDD 引脚的绝对最大额定值，并确保施加的外部偏置不违反该额定值。查看 LM2403 数据表，VDD 的绝对最大值为 6V，建议的工作最大值为 5.5V。
5V 是板上的共轨电压，可用作适当的偏置电压。为了不违反 VDD 引脚的绝对最大额定值，偏置电压需要是一个稳定的电压。
我将介绍一个电路，我们可以使用该电路为任何控制器生成外部偏置。在 5V 偏置轨无法用于提供外部偏置的情况下，这可能证明是有用的。
查看图 3，阴影区域是偏置的外部电路。Ric 代表集成电路 (IC) 汲取的电流。
图 3：阴影框中显示的外部偏置电路
我们必须确保外部偏置电路可以提供电流，因为它取决于工作频率、所选的场效应晶体管 (FET) 等。
Iic = (Qg(Q1) + Qg(Q2))*1e-09*Fsw*1e03 (1)
让我们插入一些数字，并使用以两种不同频率运行并使用 TI CSD87381P NexFET™ 电源块的器件为例。这些是模拟条件：
· Qg(Q1) = 3.9nC。
· Qg(Q2) = 6.2nC。
· Iic = 12mA 在 1,200kHz。
· Iic = 5mA 在 500kHz。
计算出 Iic 后，我们可以通过 Vext_bias/Iic 计算模拟的 Ric。
使用计算出的 Ric 运行仿真，并确保 Vext_bias 不超过 VDD 引脚或需要施加外部偏置的 IC 引脚的绝对最大值。在某些情况下，我们可能需要一个齐纳二极管或额外的负载电阻。
图 4 和图 5 显示了电路波形。我们可以看到我为外部偏置生成了接近 5V 的电压。正如本系列第 1 部分中的效率曲线所示，无论情况如何，这种方法都有助于提高效率或使电路能够支持更高的电流。
图 4：Fsw = 1,200kHz 和 Iic = 12mA 时的波形
图 5：Fsw = 500kHz、Iic = 5mA 时的波形
有许多电荷泵方案可能有各种变体，我已经演示了一种实现外部偏置的简单方法。需要注意的一点是 3.3V 电压轨的变化。如果 3.3V 电压轨具有较宽的容差，我建议放置一个齐纳二极管来钳位施加到 VDD 引脚的电压，以防输入电压轨出现过冲。
下载文档
