讨论了集成电路设计中多晶硅条电阻、MOS管电阻和电容电阻等3种电阻器的实现方法,论述了他们各自的优点、缺点及其不同的作用
本文设计了一个基于数字CMOS工艺的以有源电感为负载的宽带低噪声放大器,其中包括了级联型有源电感的优化设计。
随着现代电子技术的发展,具有高稳定性和准确度的频率源已经成为通信、雷达、仪器仪表、高速计算机及导航系统的主要组成部分。高性能的频率源可通过频率合成技术获得。
利用A/D串行输出设计不但提高了模数转换的精度,具有抗干扰性,而且节省了大量元件和印刷电路板的空间。该系统设计已经成功应用于工业现场控制系统的数据测量。
本文推导出一种新的等价型逻辑表达式,并验证了其正确性。将该等价型逻辑表达式用于全加器的设计中,能够改变原有的全加器结构,并改变布线通道的连线数目和连线方式。
介绍了三种分别基于单片机、轴角数字转换模块和光电编码器的轴角数字转换电路的原理,并对其性能进行了分析和比较。
本文将讨论决定运算放大器 (op amp) 固有噪声的基本物理关系。
从磁路出发,将传统的一幅磁芯进行分割,变成阵列式结构,提出了阵列式解耦集成电感。分析了解耦集成原理,推导了等效电路,进行了仿真验证。并把阵列式集成电感应用于Cuk变换器,实验表明阵列式集成电感和多个分立电感一样具有相同的性能。
针对集成运算放大器性能特点,分析了选择策略;就应用广泛的低噪声集成运放、精密集成运放、视频集成运放等专用型集成运算放大器及其典型应用技术进行了讨论,给出了相应的典型应用实例。
文中介绍了基于lagrange算子的成形滤波器的设计方法,并与窗函数和频率抽样设计进行了比较。仿真及实测结果均表明此方法在实际应用中具有较好的可行性和有效性。
在当今快速朝着大规模、小体积、高速度的方向发展的电子设计领域中,体积减小导致电路的布局布线密度变大,同时信号的频率还在提高,使得串扰成为高速、高密度PCB设计中值得关注的问题,就串扰的机理,分析了影响串扰的因素,并提出相应的控制方法
对于大多数 ADC 用户来说,“时延”和“建立时间”这两个术语有时可以互换。但对于 ADC 设计人员而言,他们非常清楚这两个术语的区别,
本文介绍的采样/保持电路采用全差分结构,并通过底板采样技术有效的抑制电荷注入和时钟馈通效应 它采用高性能的增益自举运算放大器来减小由于有限增益和不完全建立带来的误差。