EDA

基于FPGA的光栅尺信号智能接口模块

介绍了一种基于ALTERA公司大规模可编程逻辑器件EPF10K10的多功能光栅尺处理品电路。叙述了该电路的主要电路——四倍频细分、辨向电路、计数电路、接口处理电路的设计原理，风时给出了详细的电路和仿真波形。

简易通用型PCI接口的VHDL-CPLD设计

从PCI时序分析入手，重点阐述了PCI通用的状态机设计，说明了用VHDL语言来实现本PIC通信状态机的软件设计以及进行MaxPlusII验证的程序和方法。用该方法所设计的接口既可支持PCI常规传输，又可支持PCI猝发传输。

可编程逻辑器件APEX20K的原理及应用

介绍了Altera公司生产的多核架构可编程逻辑器件APEX20K系列芯片的主要特点和结构功能，给出了APEX20K内含的ClockLock以及ClockBoost电路的典型应用实例。

Crolles2 联盟合作研发先进的CMOS圆晶封装检测技术

Crolles2 联盟成员飞思卡尔、飞利浦与意法半导体扩大了该联盟的半导体合作研发活动范围，合作项目除最初的100-nm以下的CMOS制造工艺外还包括了相关的晶片检测与封装的研发活动。飞利浦半导体公司高级副总裁兼技术总监

科汇 第3代P160通信模块

Xilinx在亚太地区扩展其客户支持服务

Xilinx称Virtex-4 FPGA功耗更低

Altera HardCopy II ASIC方案

Casio和瑞萨科技在半导体器件封装技术方面进行合作

— 努力推动WLP (晶圆片级封装) 技术的标准化 —东京，2005年1月18日— Casio Computer Co., Ltd. 和瑞萨科技公司签署协议，Casio授权瑞萨科技使用其晶园片级封装 (WLP) 半导体器件封装技术。这个协议标志着Casio首次

Casio和瑞萨半导体器件封装技术进行合作

Casio Computer Co., Ltd. 和瑞萨科技公司签署协议，Casio授权瑞萨科技使用其晶园片级封装 (WLP) 半导体器件封装技术。这个协议标志着Casio首次授权其它日本半导体器件制造商使用其WLP技术。协议的要点如下：1. Casi

Altera提前发低成本Cyclone II FPGA

Altera高密度高性能的90nm FPGA

Microchip提供符合RoHS标准的无铅封装产品

Microchip推出兼具锡铅焊镀材料价格优势及向前、向后兼容功能的新型环保封装全球领先的单片机和模拟半导体供应商——Microchip Technology（美国微芯科技公司）近日宣布，该公司所有的产品自 2005年1月起将采用符合环

UT斯达康网络系统选用Actel的SX-A FPGA器件

Xilinx 90nm FPGA发货量超过150万