随着信号上升沿时间的减小及信号频率的提高,电子产品的EMI问题越来越受到电子工程师的关注,几乎60%的EMI问题都可以通过高速PCB来解决。以下是九大规则:规则一:高速信号走线屏蔽规则 在高速的PCB设计中,时钟等关
随着PCB行业的蓬勃发展,越来越多的工程技术人员加入PCB的设计和制造中来,但由于PCB制造涉及的领域较多,且相当一部分PCB设计工程人员(Layout人员)没有从事或参与过PCB的生产制造过程,导致在设计过程中偏重考虑电气
一、引言随着电路设计高速高密的发展趋势,QFN封装已经有0.5mm pitch甚至更小pitch的应用。由小间距QFN封装的器件引入的PCB走线扇出区域的串扰问题也随着传输速率的升高而越来越突出。对于8Gbps及 以上的高速应用更应
20H原则是指电源层相对地层内缩20H的距离,当然也是为抑制边缘辐射效应。在板的边缘会向外辐射电磁干扰。将电源层内缩,使得电场只在接地层的范围内传导。有效的提高了EMC。若内缩20H则可以将70%的电场限制在接地边沿
PCB电路板是所有电子电路设计的基础电子部件,作为主要支撑体,其搭载着组成电路的所有器件。PCB的作用不仅仅是对零散的元件器进行组合,还保证着电路设计的规则性,很好的规避了人工排线与接线造成的混乱和差错现象
大家在接单、处理工程资料及生产过程种,经常发现一些客户的设计不符合PCB生产工艺的可行性要求。当然这不是说设计师的水平有限,而是因为大部分设计工程师没有到PCB工厂了解过,不知道一块合格的PCB板是如何生产出来
电子设备的灵敏度越来越高,这要求设备的抗干扰能力也越来越强,因此PCB设计也变得更加困难,如何提高PCB的抗干扰能力成为众多工程师们关注的重点问题之一。本文将介绍PCB设计中降低噪声与电磁干扰的一些小窍门。下面
FPGA的IO可编程,这给逻辑设计和PCB设计带来一定的灵活性和独立性。在编程器的硬件实现中,FPGA就是充当一个“千手观音”的角色,为逻辑设计和PCB设计铺路架桥,灵活实现各种功能
通过省去基于文件的流程,新工具可提供完整的 RTL 功率探测和精确的门级功率分析流程。在最近发布的一篇文章中,笔者强调了当前动态功耗估算方法的内在局限性。简单来说,当前的方法是一个基于文件的流程,其中包括
MIMO无线系统最佳硬判决检测方式是最大似然检测器。ML检测因为比特误码率 (BER)性能出众,非常受欢迎。不过,直接实施的复杂性会随着天线和调制方案的增加呈指数级增强,使ASIC或FPGA仅能用于使用少数天线的低密度调
从支持中小机构运作的服务机房,到支持美国大型企业和提供云计算服务接入的企业级
时钟扩展对使用赛灵思Vivado设计套件的工程师来说是一个很大的挑战,但不是一个不可逾越的障碍。随着越来越多的赛灵思用户开始使用Vivado®设计套件,部分用户对未扩展时钟表示困惑。那么什么是未扩展时钟呢?他们
今天带大家来设计一个自定义的IP核,我们从最基本的做起,包括datasheet 的理解,设计的整体框架,AD转换代码的编写,仿真,Avalon-MM总线接口的编写,硬件系统还是基于上次的硬件系统,不过我们不再用altera给我们
今天我们来讲的是SDRAM的架构以及设计,这也是小墨第一次接触架构,也谈不上给大家讲,就是把我理解的当做一个笔记分享给大家,我也试着做了一个SDRAM 的架构word文档,在文章的后面,喜欢的朋友可以下载下来看一下
由于SDRAM本身就是一个比较复杂的东西,之前小墨在学这方面东西的时候感觉很是吃力,于是那时候便暂时放下了,知道年后这段时间,小墨又重新拾起这个知识点,想要一口气把它调通了,再往下看其他的东西。学SDRAM,理