在开发过程一开始时,如果设计人员就能够满足基于FPGA的设计对电源的要求和约束,这对于系统的最终实现而言是很大的竞争优势。但是,虽然技术文献在这方面进行了大量的介绍,目前基于FPGA的系统中是否有不实用或者很
上周我跟我同事说,“ 两种语言阻碍了嵌入式系统开发人员和软件工程师借助Zynq SOCs来提升系统性能。”那就是“Verilog” 和 “VHDL”正如期待那样,这已经得到了解决—因为SD
缩减运算符是单目运算符,也有与或非运算。其与或非运算规则类似于位运算符的与或非运算规则,但其运算过程不同。位运算是对操作数的相应位进行与或非运算,操作数是几位数则运算结果也是几位数。而缩减运算则不同,
性能浮点处理一直与高性能CPU相关联。在过去几年中,GPU也成为功能强大的浮点处理平台,超越了图形,称为GP-GPU(通用图形处理单元)。新创新是在苛刻的应用中实现基于FPGA的浮点处理。本文的重点是FPGA及其浮点性能和
高频电路往往集成度较高,布线密度大,采用多层板既是布线所必须,也是降低干扰的有效手段。在PCB Layout阶段,合理的选择一定层数的印制板尺寸,能充分利用中间层来设置屏蔽,更好地实现就近接地,并有效地降低寄
在数字信号处理领域,如自适应滤波、DPD系数计算、MIMO Decoder等,常常需要矩阵解方程运算以获得其系数,因此需对矩阵进行求逆运算。然而,由于直接对矩阵求逆会导致庞大的运算量,所以在实际工程中往往需要先将矩
在PCB板的设计当中,可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。通过调整PCB布局布线,能够很好地防范ESD.尽可能使用多层PCB,相对于双面PCB而言,地平面和电源平面,以及排列紧密的信号线-地线间距能
重点介绍了赛灵思联盟合作伙伴生态系统的最新技术更新赛灵思联盟计划是指与赛灵思合作推动全可编程技术发展的认证公司组成的全球性生态系统。赛灵思创建了这个生态系统,旨在利用开放平台和标准以满足客户需求并致力
通过用于重构高级算法描述的简单流程,就可以利用高层次综合功能生成更高效的处理流水线。如果您正在努力开发计算内核,而且采用常规内存访问模式,并且循环迭代间的并行性比较容易提取,这时,Vivado设计套件高层次
用户可轻松将这款高稳健操作系统安装到目标FPGA平台上,以供嵌入式设计项目使用。从最初不起眼的胶合逻辑开始,FPGA已经历了漫长的发展道路。当前FPGA的逻辑容量和灵活性已将其带入了嵌入式设计的中心位置。目前,在
赛灵思Zynq-7000全可编程 SoC的众多优势之一就是拥有两个ARM Cortex-A9板载处理器。不过,很多裸机应用和更为简单的操作系统只使用Zynq SoC处理系统(PS)中两个ARM内核中的一个,这种设计方案可能会限制系统性能。
本文介绍一种使用Zynq SoC和赛灵思IP核简化高速光学收发器模块热测试的方法。随着数据中心内部光学收发器模块的传输速度提高到前所未有的高度,数据中心内每个机架的温度也在不断大幅上升。机架中有多个这种发热的高
数据中心设备设计人员将结合采用基于FPGA的内核来提供安全的高性能以太网链路。云存储和IT服务外包对IT经理而言极富吸引力,因为这不仅能降低成本,而且还可减轻支持工作。然而有一个大的顾虑就是,这样做会使敏感数
台积公司的16nm FinFET工艺与赛灵思最新UltraRAM和SmartConnect技术相结合,使赛灵思能够继续为市场提供超越摩尔定律的价值优势。赛灵思凭借其28nm 7系列全可编程系列以及率先上市的20nm UltraScale™系列,
引言Altera于2008年第二季度发布 的Stratix® IV和HardCopy® IV器件系列,标志着世界上第一款40 nm FPGA以及业界唯一无风险40 nm ASIC移植方法的诞生。Altera三年多来竭尽全力的规划、开发以及与代工线合作