为降低成本，台湾厂商布局面板级扇出型封装

工研院产科国际所表示，各大厂投入面板级扇出型封装技术，在制程加工技术与自动化加工设备上，厂商积极开发。

半导体封装需求在近十年来一直由智能手机的需求所引领，更快的处理速度、更多的功能整合但却要更薄、更省电的芯片，使得所有相应的封装趋势从传统的打线到现在手机板上有一半以上的IC，都采用先进的晶圆级封装技术。

观察全球封装设备趋势，工研院产业科技国际策略发展所机械与系统研究组资深产业分析师叶锦清指出，以台积电为例，台积电深耕CoWoS技术，采用硅穿孔(TSV)的硅晶圆做为载体，在单一元件中整合数枚芯片，可减低功耗、改善系统特性并缩小物件尺寸。

此外，台积电也布局面板级扇出型封装(Fan-out panel level packaging，FOPLP)，成本可比CoWoS低，可省去载板，成本可较传统的PoP封装降低2成到3成。

业内人士指出，相关技术使用在苹果设计、由台积电独家代工的应用处理器产品。

工研院产科国际所指出，FOPLP与扇出型晶圆级封装(FOWLP)同样具备提升电气性能与I/O密度、支持薄型化设计等，产业将通过更大面积生产降低成本，吸引封测厂与印刷电路板和面板厂商投入。

然而，相较于晶圆级已成熟的加工设备和技术，FOPLP在制程加工技术与自动化加工设备匹配上，厂商仍在积极开发阶段。此外，在大面积制程时，也容易在模封和重布线层有翘曲问题而降低良率，都是目前尚待克服的问题。