基于FPGA的同步器信号采集技术研究

摘要：针对航空测试中常用的同步器信号，提出一种基于嵌入式系统的双通道同步器信号采集系统。系统以同步器专用芯片对信号进行预处理，解析出数字量的角度和角速率，以FPGA为控制器进行数据处理，实现两路角度和角速率测量功能。经过仿真实验和系统调试，结果表明此系统能够稳定高效的采集和处理同步器信号。

在航空测试中需要采集并记录同步器信号参数，用于保障飞机的安全飞行，和评估飞机的部分性能。同步器信号参数主要包括：飞机的姿态角，航向角，发动机喷口直径这些参数。

飞机姿态和航向陀螺输出的角度信号为三相交流同步器信号，又称自整角机信号。这些信号经过专用同步器芯片处理后，可以得到数字两形式的角度信号和模拟量形式的较

速率信号。

三相交流同步器信号为正弦波电压信号，交变电势与输出信号的角度对关系为3个相角差位120°的正余弦公式，输出信号的角度仅取决于三相信号幅值的比值。

1 系统硬件设计

系统由同步器预处理模块，电平转换模块，数模转换模块，处理器组成。各功能模块在处理器的控制下协调工作完成两路角度信号和角速率信号的采集。系统整体结构如图1所示。

1.1 同步器预处理模块

此模块由专用同步器信号处理芯片SDC辅以外围电路组成。自整角机三线输出的角度信号，经SDC同步器处理芯片进行预处理。处理输出成位数可选的数字量角度信号到数据寄存器，同时输出模拟量角速率信号。

1.2 电平转换模块

由于SDC芯片工作电压位5 V而FPGA的IO工作电压是3.3 V，需要用电压转换芯片74LVC164245使SDC输出5 V信号，转换为FPGA可用的3.3 V信号。

1.3 模数转换模块

同步器输出两路模拟量的角速率信号，经AD7606模数转换芯片转换为16位数字量供处理器使用。

2 软件设计

系统的运行由FPGA控制完成，软件由角度读取模块，角速率读取模块，控制模块，数据缓存模块，配置模块和接口模块组成。各功能模块在控制模块的控制下工作，来完成对角度信号和角速率信号的处理工作。组合模块如图2所示。

2.1 配置模块

此模块主要从主控板卡获取以下信息：1)通道使能;2)通道测量范围;3)通道采样率。功能模块以这些配置信息，采样数据并进行数据处理。

2.2 角度读取模块

此模块以一个较高的采样率对同步器芯片转换后的数据进行采样，采样后的数据在两个寄存器中进行缓存，具体过程如图3所示。

系统以64K的频率采样，当定时器到达采样周期后首先读取第一通道的角度数据，同时判断Busy信号确定将采样的数据写入那个缓存，然后读取第二通道数据，同时根据Busy信号将采样数据写入第二通道的缓存。

同步器芯片默认测量范围时0～360°对应码值0～65 535。假设用户配置某通道测量范围时0～360之间的任意范围Xmin～Xmax，则采集的数据需要按公式(1)进行变换，其中MO是采集的原始数据，M1是转换后的数据。

M1=(MO-Xmin)*65 535/(Xmin-Xmax) (1)

假设用户配置某通道测量范围时-180°～180°之间的任意范围Xmin-Xmax，则采集的数据需要按公式(2)或(3)进行变换，其中M0是采集的原始数据，M1是转换后的数据。

M0>32 767时 M1=(M0-65 535/2-Xmin)*65 535/(Xmin-Xmax) (2)

M0<=32 767时 M1=(M0+65 535/2-Xmin)*65 535/(Xmin-Xmax) (3)

在读取角度数据时按照同步器芯片SDC的时需要求，通过相应控制位的操作可以使转换后的数据锁存在输出寄存器，此时即可对其进行读取。

2.3 角速率读取模块

同步器芯片对输入的三相交流电进行处理后输出对应模拟量的角速率信号，此信号经AD转换器件AD7606快速转换为数字量。处理器读取AD7606转换后的角速率数据过程与读取角度数据类似，采集后的数据根据Busy信号存入相应的缓存。

在读取角速率数据时按照同步器芯片SDC的时需要求，通过相应控制位的操作可以使转换后的数据锁存在输出寄存器，此时即可对其进行读取。由于布板面积的限制，AD7606采用并行字节读模式，转换后的数据按高低字节输出，两个通道的角速率信号。

2.4 控制模块

控制模块负责对采集数据的读取，并按照通信协议定的时序要求将数据传输给主控板卡。

2.4.1 时序控制

主控板卡每个小周期读取一次功能板卡采集的数据。当通道采样率大于小周期频率，此时传输模式为是超传输。当通道采样率小于小周期频率，此时传输模式为是子传输。超传输时，要求每个通道，每个小周期传输lengen(2n)个数据，数据被顺序写入管道基地址OutBuffOffset开始的缓冲区中。子传输时每个通道要求每隔interval个小周期传输一个数据，首次传输偏移位置为SmallPeriodOffset，数据被写入OutBuffOffset开始的缓冲区中。

每个通道都有一个采样率计数器，以CLK_40M的时钟触发计数。假设通道为超传输模式如图4所示，当小周期到来时采样率计数器清零，当计时到采样时刻将次通道写使能置1，将读取的通道数据写到数据RAM中OutBuffOffset开始的缓存中。

控制模块按照图5所示过程实现时序控制，每当采样率计数器为零时将此通道的采样数据写到输出缓冲区。

2.4.2 数据传输

数据空间使用1K的RAM分为高512地址区和低512地址区，FPGA和地板对数据空间的连接如图6所示。

在对数据空间操作时，按照小周期同步切换高位地址实现乒乓操作，如图7所示。

每当小周期同步触发时钟上升沿到来之后，FPGA将采样的数据写入512空间;同时底板从另512空间读取上次存放的数据，送给主控。

3 结束语

文中解决了两通道同步器信号的实时采集问题。可以实时对两通道的角度和角速率信号采集，并按照传输协议将数据传输给主控板。用户可按照采集信号的特性配置适当的测量范围，和采样率来提高采集信号的精度。经过仿真和系统调试，验证了此同步器采集系统软硬件设计合理，系统稳定性和精确度都达到了设计指标要求。