基于串行RapidIo协议的无线通信基带处理系统架构

 引 言
    在现代社会里，无线通信在很多领域扮演着重要的角色。为满足人们日趋多样化的通信需求，无线通信技术不断地进行着革新，以便得到更高的数据传输和处理能力。
    然而，随着超3G，4G通信技术的演进，单个DSP处理器件自身的处理能力已不能满足系统的需求。解决这一矛盾的有效途径是采用分布式处理。然而，通常的基带处理系统架构，其本身并不具备分布式处理能力，并且这种架构存在着诸多弊端，可升级性差。在系统设计时，FPGA和DSP的结构就已经固化，这为后期功能的改变和性能的提升带来了很大的麻烦；系统的可移植性差，无法在pico，micro和macro基站中使用同一种架构；这类架构通常会使用EMIF 接口，EMIF接口会引入不确定性时延，而基带处理算法对其具有敏感性；上行和下行处理在硬件上相分离，系统成本高。为了消除上述问题对无线通信技术发展的制约，本文在对RapidIO协议及相关技术进行深入研究后，基于串行：RapidIO接口协议提出了一种新的基带处理架构。

1 RapidIO协议及关键技术的研究
    作为一种基于可靠性的开放式互连协议标准，Ra-pidIO以其高效率、高稳定性、低系统成本的特点，为通信系统各器件间提供了高带宽、低延时数据传输的解决方案；同时，其拥有支持点对点或点对多点的通信能力，支持DMA操作和消息传递，以及支持多种拓扑结构等特性，为数据处理性能稳定快速地提升提供了强有力的保障。
1．1 RapidIO协议的研究
    RapidIO的操作是基于请求和响应事务的。操作的发起器件产生一个请求事务，该事务被发送至目标器件，目标器件收到请求事务后会产生一个响应事务返回到发起器件，从而完成该次操作。RapidIO协议的核心是包和控制符号。包是系统中器件间的基本通信单元，它由事务和确保事务被准确可靠传送至目标端点所必需的位字段构成。控制符号用于管理RapidIO物理层互连的事务流，也用于包确认、流量控制和维护。
    RapidIO采用三层分级的体系结构分别为逻辑层，传输层，物理层。如图1所示。逻辑层规范在最顶层，定义了接口的全部协议和包的格式，它为器件发起和完成事务提供必要的信息。传输层规范在中间层，定义Ra-pidIO地址空间和数据在器件间传输包所需要的路由信息。物理层规范位于整个分级结构的底部，包括器件级接口细节。该体系结构最大的特点是不同的逻辑层和物理层都依靠同一公用传输层规范来连接，它使得RapidIO具有很强的灵活可变性。例如，在任意层对事务类型进行修改或增加都不会更改到其他层的规范。

[!--empirenews.page--]

1．2 RapidIO的关键技术
1．2．1 流量控制
    RapidIO流量控制的首要目的是确保系统中数据流的平稳传递，以及避免事务因为被堵塞而无法完成。RapidIO在链路级定义了三种流量控制机制：重传、减速和基于信用的流量控制。重传机制是最简单的机制，接收方在因为资源缺乏而来不及接收包时，会发出一个重传控制符号作为响应，发送方接收到响应后将从该包处开始重传直到其被接收方接收。减速机制是接收方通过发送减速控制符号，促使发送方在包间插入空闲控制符号，以增加发包间隔，从而达到降低发送流量的目的。基于信用的流量控制是接收方通过使用特定的控制符号向发送方指明每种事务流对应的缓冲空间信息，发送方根据该信息决定是否发包。
1．2．2 错误管理
    RapidIO的工作频率非常高，而在高频率下工作很容易发生错误，因此需要强大的错误覆盖机制，使其从硬件上确保RapidIO能够准确地检测到错误，并从中恢复。RapidIO发生的错误大体上可分为三类：第一类是接收方收到错误包；第二类是发生丢失事务错误；第三类是接口发生致命故障。 RapidIO结合重传协议和循环冗余校验码提供了广泛的错误检测和恢复技术，同时还使用控制字符和响应定时器来减小系统中漏检错误的可能性。

2 基于串行RapidIO的无线通信基带处理系统架构方案
    本文基于串行RapidIO所提出的无线通信基带处理系统架构方案如图2所示。在该方案中，CPU完成控制信息的生成以及MAC数据的调度，FPGA和DSP完成基带数据的处理。各芯片均使用串行RapidIO与SRIO SWITCH芯片相连。
    对于上行基带处理而言，天线数据通过CPRI从射频板传输到基带板上，经过CPRI与SRIO(串行RapidIO)的桥接器后由SRlO SWITCH交换到FPGA或DSP开始处理。上行基带处理通常需要在FPGA和DSP中进行FFT、信道估计、解调、解重复、解交织、解扰、译码以及数据校验等处理。这些处理可以根据其在FPGA和DSP中实现的难易程度以及资源消耗率对实现器件进行选择。经过校验后，上行数据再通过 SRIOSWITCH被发往CPU进行MAC层的处理，处理完成的数据最后通过CPU的GE接口进入核心网。

    对于下行处理而言，下行数据通过GE接口进入CPU，CPU再将数据发往相应的处理器件进行处理。当处理器件完成对下行数据的编码、加扰、交织、IFFT等处理后，再通过CPRI与SRIO的桥接器发送到射频板。

3 基于串行RapidIO的无线通信基带处理系统架构方案的优点及测试验证
    基于串行RapidIO的基带处理系统架构与传统架构相比，具有诸多优点，本节将具体描述。同时，为了验证所述优点以及系统架构的正确性，对系统进行了硬件实现，并在实现后的硬件上完成了相关的功能和流量测试。
3．1 优点分析
    (1)系统具有很强的灵活性和可扩展性
    灵活性和可扩展性是该系统架构最大的优点。不同的通信协议，其需要实现的功能以及数据的处理流程往往是不一样的。即使是同一种协议，也会因为应用场景的不同而存在不同的需求。这些差异化的设计如果能在同一个硬件架构中实现，将会为设计者带来巨大的便利。串行RapidIO是点对点的高速接口，图2中各芯片可以通过SRIO SWITCH自由收发数据。同时，连接到SRIO SWITCH的处理器件个数可以在一定范围内自由地增减，因此该架构可以实现不同的拓扑结构，以满足不同的设计需要。
    (2)任意两个芯片间都可以进行数据的高速低延时传输
    串行RapidIO协议1．3拥有两种传输模式和三种传输速率。两种传输模式分别为1x和4x，即发送和接收分别各有1对或4对差分线。差分线又有三种传输速率可供选择，分别是：1．25Gb／s，2．5 Gb／s，3．125 Gb／s 。因此，芯片间的采用4x模式(1x模式)进行信号传递的最大流量可以达到12．5 Gb／s(3．125 Gb／s)。除去串行传输中的8 B／10 B编码开销、协议包开销以及控制符号开销后，有效载荷流量可以达到9 Gb／s(2．3 Gb／s)左右。9 Gb／s的流量可以轻松地满足现代通信系统的需要。
    (3)支持数据的分布式处理
    随着第三代无线标准的发展演进所带来的更高的用户数据率，基带处理系统对数据处理性能的要求也在持续增加。为了解决芯片处理能力不能满足系统发展需要的矛盾，在该架构中引入了分布式处理技术。由于RapidIO支持组播功能，数据可以通过图2中的CPRI与SRIO的桥接器或某个FPGA以组播的方式同时向多个DSP传送数据，每个DSP会根据自身的控制信息对数据进行不同的处理，完成处理后的各DSP会将数据发往同一个FPGA进行合并，从而完成对数据的分布式处理。
    (4)上下行处理合并在同一个板上
    将上下行处理合并在同一个板上是该架构的又一大特点。上下行的合并有利于对资源的充分利用，同时也可以根据场景的不同灵活地分配上下行资源，充分地体现了高性能、低消耗的特点，使其具有很强的现实意义。
    (5)具有高稳定性和易于布局布线的特点[!--empirenews.page--]
    由于串行RapidIO提供了可靠的错误检测机制，并且将传输时钟嵌入到数据中，消除了数据与传输时钟之间的信号偏移，因而使得芯片间的数据可以准确、稳定地传输。另一方面，串行RapidIO即使工作在4x模式下也只需要19个引脚，其低引脚数的特点使得各芯片在布局布线方面的复杂度显著降低，变得十分简单。
3．2 测试验证
    硬件实现图2所示的架构共使用了1片MPC8572CPU，2片VIRTEX-5LXT系列的FPGA(FPGA1／2)，3片 TNS320TC16488 DSF(DSP 1／2／3)以及TS1578 SRIO SWITCH。其中，CPU和FPGA均采用3．125 Gb／s的4x模式；DSP则采用3．125 Gb／s的1x模式。
    表1显示了多条数据通路同时进行数据通信的实测峰值流量。其中，任意一条数据通路的发送流量与接收流量都是相等的，由此可以证明该架构可以对数据进行可靠完整的传输。与此同时，4x模式(1x模式)下的数据流量可以达到8．76 Gb／s(2．23 Gb／s)，这与第3．1节中分析的最大9 Gb／s(2．3 Gb／s)左右的流量相吻合，也验证了该架构对数据的高速低延时传输特性。

    为了验证该架构进行分布式处理的可行性，特意在FPGA 1与DSP1／2／3之间进行了多播实验。实验结果如表2所示，各DSP均能接收到来自FPGA 1的多播数据，且各DSP的接收流量与FPGA 1的发送流量相同，由此可以推断各DSP能完整接收FPGA 1发送的多播数据，从而证明了分布式处理是可行的。另外，从测试结果可以发现，不同的数据通路在同一时间段均能近似以最大流量的方式进行通信。这充分说明了该架构具有点对点灵活通信的特性。

    通过以上的测试验证，一方面证明了第3．1节中的优点分析是正确的。另一方面也证明了使用本文提出的架构方案完成各芯片间的数据传输是合理可行的。对于本文提出的架构而言，各种拓扑结构均能通过Ra-pidIO实现，因此，保证了数据在各芯片间能够自由可靠地传输，确保了该架构能够很好地完成基带处理任务。

4 结 语
    串行RapidIO是一种用于芯片或背板间互联的新型高速接口。本文提出的基于串行RapidIO的无线通信基带处理系统架构具有灵活、可靠、高性能等特点，使其相对于传统的基带处理系统架构体现出了很强的优越性，能够很好地满足无线通信技术的发展需求，具有很长的生命周期和广阔的应用空间。