基于CPCI总线的PowerPC主处理板设计

摘要：介绍了嵌入式系统中使用的基于CPCI总线的PowerPC主处理板的设计方法，以目前广泛应用的G4系列RISC微处理器MPC7410作为核心处理器，以PC107作为控制器，PCI6150作为PCI-to-PCI桥，加上FPGA控制电路构成硬件平台，并移植VxWorks作为操作系统。提供多种标准接口，支持扩展功能，性能稳定可靠。
关键词：CPCI总线；RISC微处理器；现场可编程门阵列

0 引言
    Compact PCI(简称CPCI)总线是“PCI总线工业计算机制造商组织”推出的一种工业计算机总线标准，近年来应用发展最为迅速。它由PC机上的通用总线PCI发展而来，既有PCI总线的高带宽、高性能、即插即用、价格低廉等诸多优点，又有无源背板总线VME总线的可靠性。CPCI总线在33MHz时钟、32位数据宽度的条件下可达到峰值132MB／s的带宽，在66MHz时钟、64位数据宽度的条件下可达到峰值528MB／s的带宽。
    PowerPC是1993年IBM、Apple和Motorola公司(其半导体部门现在分拆为Freescale公司)联盟共同设计的。PowerPC技术以RISC(精简指令集计算机)为基础，该技术由IBM的POWER(性能优化的增强RISC)体系结构而来。PowerPC中的PC代表Performance Computing，PowerPC即超强的高性能计算处理器。因PowerPC芯片具有高性能和低功耗的特点，主要应用于嵌入式系统。

1 系统结构
    主处理板的系统结构框图见图1。主要由四部分组成：电源转换功能模块、PowerPC功能模块、外围接口(RS232串口、以太网口及PMC扩展接口)功能模块、CPCI总线(PCI-to-PCI桥)功能模块。

2 硬件设计
2．1 电源转换功能模块
    电源设计在整个硬件设计中非常重要，好的电源设计才能保证主处理板正常稳定的工作。硬件上设计有4种电源：主供电电源5V(由外部提供)，PowerPC7410内核电压1．8V，桥接芯片PC107内核电压2．5V，各芯片I／O电压3．3V。
    采用LINEAR公司的DC／DC开关电源模块实现主供电电源5V到1．8V、2．5V和3．3V的电压转换，每路最大输出电流10A。该DC／DC电源模块代表了一种面向负载点电源的新型架构，它显著地简化了电源设计工作。它具有很多优秀的特点：高功率、高效率、尺寸小、重量轻、散热性能好等，除此之外，它还具有的一项独特性能是其无时钟延迟电流模式，从而令其能够对负载电流的快速变化迅速做出响应。
2．2 PowerPC功能模块
2．2．1 处理器
    处理器采用飞思卡尔公司的PowerPC处理器MPC7410。主处理器通过桥接器MPC107访问板内资源。
    MPC7410是G4系列的高性能处理器，G4在G3的基础上在性能上有很大提高，主要表现在支持对称多处理器(SMP)结构和引入了一流的Alti-Vec技术来处理矢量运算。AltiVec技术是一个128位的SIMD矢量处理引擎，为第四代PowerPC提供了卓越的处理性能，使其数据处理能力有了数量级的提升。
    MPC7410内部主频最高为500MHz，每个时钟周期最多可以执行8条指令，其中包括4条矢量运算(AltiVec)指令和2条整型指令。通过加入AltiVec技术，处理能力达到了4G FLOPS。而1．8V的低电压操作大大降低了芯片的功耗，容易散热，从而大大提高了系统的稳定性。
    MPC7410提供了两种总线模式：60X总线模式和MPX总线模式，不同的总线定义的信号也有所不同。总线的选择，可通过MPC7410的EMODE信号来选择，当EMODE信号在HRESET信号变为高电平时也为高电平，则选择了60X总线。反之，当EMODE信号在HRESET信号变为高电平时为低电平，则选择了MPX总线。由于60X总线具有优秀的连接性能和高数据传输速率，在本设计中采用60X总线作为MPC7410和芯片组的连接。
    此外，还可通过对MPC7410的PLL信号设置产生不同的内核频率，本设计中处理器的外部频率为100MHz，采用5倍的频率系数，即处理器主频为500MHz。[!--empirenews.page--]
2．2．2 L2 Cache
    MPC7410处理器支持L2 Cache，内部集成了L2Cache接口控制器，提供L2 Cache接口的总线时序控制电路，通过处理器内部L2 Cache控制器可以访问Cache存储器。主处理板上实现了总容量为2MByte的L2 Cache，数据宽度为72位，其中8位为校验位，64位为数据位。
2．2．3 桥接器
    桥接器PC107是为PowerPC专门设计的桥芯片／存储器控制器，主要实现PowerPC到PCI的桥接功能，同时管理memory，可以运行在高达133MHz的处理器总线频率。PC107提供其他嵌入式应用必需的功能：处理器总线接口、PCI总线接口、存储器控制器、智能输入／输出信息控制器、I2C控制器、嵌入式可编程中断控制器(EPIC)、双通道集成DMA控制器、时钟控制部分等。根据在电路中所起的作用不同，PC107的工作方式可分为host mode和agent mode两种。在host mode模式中，由PC107管理存储器和PCI总线部分，PowerPC为整个系统的主CPU。在agent mode模式中，PC107用于和PCI主桥通信，PowerPC作为一个PCI设备，受PCI主桥的管理。本设计中PC107的工作方式为host mode。
2．2．4 存储器
    主处理板上设计有SDRAM存储器、系统FLASH存储器、64位用户FLASH存储器和NVSRAM存储器。其容量配置见表1。

2．2．4．1 SDRAM
    在本设计中，SDRAM用于存放操作系统临时数据以及应用程序的数据和代码，为程序的运行和保存临时文件提供空间。SDRAM的管理由me-mory控制器来实现。桥接器PC107提供了高速SDRAM控制器，数据宽度配置为64位。PC107的SDRAM接口特点：SDRAM器件必须与SDRAM的JEDEC规范兼容，32位和64位数据可选宽度，支持页面式访问，支持8个物理bank，最大支持1GB的存储大小。本设计中SDRAM的总容量为512MB，总线时钟设计为100MHz。
    由于SDRAM时钟总线的频率较高，为了提高模块的抗干扰能力和电磁兼容性，在PCB布局布线，包括走线长度、布线路径、阻抗匹配、线长线宽及间距等方面提出严格要求，并且在PCB制作前期通过仿真对信号完整性进行分析，确保电路的可行性。
2．2．4．2 FLASH
    本设计中FLASH分为系统FLASH和应用FLASH。系统FLASH地址分配在存储空间的高端，用于系统的启动，系统FLASH上驻留BootRom引导程序、上电BIT测试程序、FLASH在板编程程序及操作系统。容量为4MB，8位数据宽度。应用FLASH用于储存应用程序，总容量为256MB，64位数据宽度。
2. 2. 4．3 NVSRAM
    NVRAM是非易失存储器，用于存放系统重要信息，32kB存储容量，8位数据宽度。
2．2．5 复位
    主处理板硬件复位包括两种：a．上电复位：外部电源5V电压低于4．65V时，该主处理板处于复位状态，外部电源5V电压高于4.65V后，产生大于200ms复位，复位整个硬件，同时驱动CPCI总线复位信号；b．手动复位输入：由外部手动复位引起，复位整个硬件，同时驱动CPCI总线复位信号。
2．2．6 看门狗
    主处理板具有看门狗功能，当看门狗功能失效后，产生看门狗中断，上电默认为禁止。在FPGA内部设置看门狗使能寄存器，可以通过软件使能或禁止看门狗，看门狗定时器报警后产生中断。看门狗定时周期由硬件设置。
2．2．7 FPGA
    FPGA主要负责系统的复位、中断管理和相关接口的时序和逻辑控制。本设计采用Xilinx的Virtex系列芯片，该系列FPGA片内含有丰富的寄存器／锁存器、同步、异步置位／复位信号、锁相环等。这款FPGA有30万门，260个IO管脚，满足设计要求。使用FPGA的另一个显著优点是可以不断地完善程序，进行实时在线编程。
2．2．8 定时器
    PC107内部提供4路32位定时器，定时时钟为PC107的输入时钟的1／8，精度±50ppm：时钟中断输入到处理器。其中定时器1作为操作系统定时时钟，其它3路定时器作为应用程序操作时钟，可通过软件对其进行设置，最小定时周期为1ms。[!--empirenews.page--]
2．3 外围接口功能模块
2．3．1 以太网接口
    主处理板提供10MB／100MB自适应的快速以太网接口，该以太网接口的设计基于桥接器PC107控制的PCI总线，基本框图如图2所示。主要由以太网控制器、网络隔离变压器和RJ45三部分组成。其中以太网控制器采用Intel公司的高集成度、高性能、低功耗10／100Mbps快速以太网控制芯片，专用于局域网到桌面的解决方案，如作为服务器、个人计算机和移动平台的入网接口，符合LOM(LAN On Motherboard)设计规范。以太网控制器通过片上的命令和状态寄存器经由PCI总线和处理器MPC7410通信，包含了MAC控制器和物理层接口，可工作在半双工模式和全双工模式。

    以太网控制器通过网络隔离变压器驱动RJ45网线接口，用来支持10／100BASE-T，实现与外界通信。
2．3．2 RS232串口
    RS232串口的使用使本设计更具通用性，可以和具有相同类型串口的设备进行通信。主处理板提供两路RS232串行接口，用于与开发平台的通讯，串口部分通过EXAR公司的UART通讯控制器来实现，它带有16字节的FIFO和半双工控制，最大传输速率1．5Mbps。
2．3．3 PMC扩展接口
    主处理板支持2个64bit／66MHz的PMC扩展接口，该接口满足PCI2．2规范，可根据不同的系统需求进行扩展，如千兆网卡、数据采集卡、显卡、电子盘等，使系统应用更加灵活。
2．4 CPCI总线功能模块
    主处理板基于CPCI总线，CPCI总线的电气特性与PCI总线相同。目前CPCI已经取代VME以及STD工业标准，成为工业界的新一代标准。主处理板遵从Eurocard工业标准，定义了6U(233．35mm×160mm)板尺寸，CPCI板连接器共有5个插座，J1～J5。规范定义了J1和J2的信号线
管脚，J3～J5为自定义插座，如图3所示。

    本设计中用PLX公司的PCI-to-PCI桥芯片实现CPCI总线接口。该芯片提供标准的33MHz～66MHz的PCI总线接口，支持32位／64位PCI设计，该芯连接PCI设备不需要额外的驱动电路和逻辑，可直接和主处理板内部PCI信号直接连接。

3 底层软件
    主处理板移植性能稳健的VxWorks操作系统，它对很多设备提供支持，且设备驱动程序都采用模块化设计，各模块之间功能明确、接口规范。
    主处理板的底层软件由两个部分组成：BootRom引导代码和VxWorks操作系统映像。系统上电先启动BootRom引导程序，然后把引导代码段和数据段从Flash拷至SDRAM中，引导代码执行后跳转到VxWorks映像执行。本系统采用网口加载VxWorks映像，这种启动形式有独特优点，能适应硬件，方便调试和现场升级等。
    BootRom引导代码固化在主处理板的Flash上，作用是将主处理板的最小系统启动起来，以完成加载和执行VxWorks映像的目的。BootRom相对于VxWorks映像来说功能比较简单，大小易于控制。BootRom成功运行后，启动了保护模式和文件系统支持，驱动了网络、串口等辅助设备，消除了硬件环境对程序映像的限制，使得VxWorks应用程序的制作和加载变得自由随意。

5 结束语
    CPCI总线是高速同步共享总线，基于此标准总线结构的主处理板设计采用高性能的RISC微处理器MPC7410，并且移植VxWorks操作系统，保证了基于CPCI总线的主处理板的稳定性和可靠性。此外，主处理板还提供多种标准接口，能方便实现对系统中其他扩展板如以太网卡、数据采集卡、显卡、电子盘等的系统控制、管理及信息交换，提高系统性能。本主处理板现已应用于某型号显控处理机，它还适用于任何CPCI总线系统，可在声呐、雷达、显控等军用或民用信号处理领域发挥作用。