一种嵌入式视频记录系统的设计与实现

20世纪90年代以来数字多媒体技术取得了飞速的发展和广泛的应用，超大规模集成电路及专用视频压缩处理芯片随之迅速发展，同时随着半导体存储技术的发展，半导体存储器的容量也越来越大，这为研制数字化的音视频记录系统提供了有力的技术基础。同时数字化的记录方法将视频数据经过压缩记录在大容量的半导体存储器上，能有效消除噪声、加快拷贝和复制速度，快速回放和查找，同时还可以通过计算机网络进行传送，与传统的磁带式记录系统相比有着巨大的优势。基于此，作者设计实现了一种基于嵌入式控制模块DIMM-PC/520IU和专用视频处理芯片SZ1510硬件平台的MPEG-1编码标准的数字视频记录系统，该系统集成度高、功耗低、体积小、成本低，适合大量的各类视频监控和记录应用。

1 系统框架及原理说明

本系统选用的主要模块是主控单元DIMM-PC/520IU[1]和视频压缩芯片SZ1510，周围外部设备有视频解码芯片SAA7113H，音频分频器MK2703，音频解码芯片AK4550， RAM芯片，ROM芯片，IDE硬盘和电源模块。系统总体框图如图1所示。系统加电后[2]，主控单元DIMM-PC调用程序，对视频压缩芯片SZ1510和视频解码芯片SAA7113H、音频解码芯片AK4550进行初始化配置；模拟视频信号传送给视频解码芯片SAA7113H进行解码，生成CCIR视频信号，AK4550采集输入的模拟音频信号,生成PCM数字音频流,分别送入压缩编码芯片SZ1510,压缩成MPEG－1格式的视频流，主控单元DINMM-PC将其以文件形式存储到IDE硬盘。为解决音视频同步问题，音视频同步采用视频源的同步信号锁定音频编码系统时钟的方式。芯片SAA7713的LLC管脚输出27MHz时钟，经分频器驱动，一路未分频信号校准SZ1510的系统时钟，另一路经过分频器MK2703作为音频编码输出系统时钟。该27MHz信号在SZ1510内部倍频至54MHz对输入的音视频数据进行同步。

2         MPEG-1压缩算法的基本原理

MPEG-1视频压缩技术是针对运动图像的数据压缩技术[3]。为了提高压缩比，帧内图像数据压缩和帧间数据压缩技术必须同时使用。帧内算法与JPEG压缩算法大致相同，采用基于DCT的变换编码技术，用于减少空域冗余信息。帧间压缩算法，采用预测法和插补法，预测法有因果预测器(纯的预测编码)，和非因果预测即插补编码。预测误差可再通过DCT变换编码处理，进一步压缩。帧间编码技术可减少时间轴方向的冗余信息。从而在上述几个方面达到了对图像冗余信息的高效压缩。MPEG-1视频压缩的基本原理如图2所示。

图2  MPEG-1压缩的基本原理框图

3 硬件设计

3.1 控制模块设计

系统控制模块我们选择了Kontron公司DIMM-PC/520IU，采用AM5x86TM CPU,具有16KB 片内一级缓存,芯片组是ElanTM SC520集成,运行频率133MHz，工作电压为5V电压，支持DOS、Linux、WinCE、Vxworks等多种操作系统，存储温度为－40℃～80℃，工作温度0℃～60℃。DIMM-PC的所有模板使用了一种通用的DIMM-144内存插座作为连接件,采用144线的金手指连接方式,其CPU模板和扩展模板的插座略有区别,以防插错,几个扩展模板间没有区别，可以随便接插就象ISA插槽一样。CPU模板144接线分为几类ISA总线信号SD[0:15]、SA[0:19]数据地址信号；IOW、IOR、SMEMR等各种读写控制信号，OSC、SYSCLK、DRQ、DACK等特别功能信号,包含了标准ISA总线上的所有数据信号。

3.2 视频音频编解码模块设计

视频解码器采用Philips公司的SAA7113H,是一种从模拟到数字转换的9位视频输入处理器(VIP)[4]，它是能与MPEG－1编码芯片SZ1510实现无缝接口的视频解码器之一。它由两通道的模拟预处理电路组成，包括源选择、自动钳位电路与ADC、自动增益控制、时钟产生电路、数字多标准解码器、亮度、对比度、饱和度控制电路和一个色度空间矩阵。解码器是基于行锁定时钟解码原理，能解码PAL和NTSC的色度信号为CCIR-601的颜色分量值。SAA7113H对输入的视频进行采样，解码后生成8 bit/像素的CCIR-601数字视频流，其电路由I2C总线控制[5]。音频解码器采用AK4550,它对模拟音频进行高信噪比16bit数字采样,生成PCM数字音频流。[!--empirenews.page--]

压缩编码采用Zapex公司的视频压缩芯片SZ1510，它是一个实时MPEG－1和运动JPEG图像编码器，内置TI的TMS320C54XDSP，协调完成芯片功能，性能优异。工作频率外部为27MHZ，内部(逻辑)为81MHZ，可配置到94.5MHZ。内核工作电压1.8V，I/O口可以驱动3.3V。采用0.18UM CMOS4LM技术设计，消耗功率仅为0.2W；144IQFP封装。整个芯片内部可以分为6个非常灵活的功能模块，分别是视频接口，视频编码器核心，DSP辅助系统，存储器接口，主设备及串行接口和DMA控制器，相互连接成为一个大的可变的模块化整体。

4 软件设计

由于DOS不支持视频压缩，因而本系统采用Windows操作系统及VC++进行开发。首先在普通PC机上设计程序,再利用U盘将设计程序在DIMM-PC上进行调试。在系统启动时[6]，主控计算机首先对压缩卡进行初始化，当设置好MPEG-1压缩格式及数据速率后，压缩卡开始工作，并在主控计算机的控制下将压缩后的图像数据写入硬盘。在工作过程中，主控计算机还将不断监视相关信号，并在图像中加入相应的标志，直到接收到关机信号，系统自动结束压缩卡的工作，并关闭主机。

4.1  系统自检

系统启动后，将依据硬件的器件号与厂商号找到压缩卡，得到总线器件号，由此得到系统BIOS分配给器件的地址。压缩卡自检信息包括卡硬件自检和视频信号源自检，即压缩卡有无故障以及在压缩卡无故障的情况下输入有无视频源。如果自检到该卡无视频信号源则不对该卡的输出数据进行存储。如果压缩卡有故障或未插压缩卡，系统BIOS就不会为压缩卡分配总线器件号，依据事先正常工作条件下得到的总线器件号就可以判断哪一块卡出现故障或该卡没有插入正确。自检信息在地面通电检查时通过串口送至地面检测设备，以便故障定位和维修。

4.2 硬件初始化

4.2.1 SZ1510的初始化

SZ1510共有128个寄存器，每个寄存器有一个索引号。但外界对这些寄存器的访问都是通过IOAR(I/O Adress Register)和IODR(I/O Data Register)来完成的。如果向SZ1510某个寄存器写数据。则首先将这个寄存器的索引号写入IOAR,然后将要写的数据写入IODR，则SZ1510将自动把数据送到某个寄存器。

SZ1510的初始化如下：

(1) 上电后，主机向SZ1510中断使能寄存器写入0x40使能Ready中断。

(2) 主机等候SZ1510的Ready中断。

(3) 等到Ready中断后，主机清除该中断并向SZ1510的0x6E寄存器写入0x0A，配置它内部的DSP时钟为94.5MHZ。

(4) 主机向0x013寄存器写入0x55，对SZ1510进行软复位。

(5) 主机向中断使能寄存器0x0C写入0x40使能Ready中断。

(6) 主机等候RDY中断。

(7) 等到Ready中断，则进行SAA7113的初始化。

(8) SZ1510进行软复位，即向0x0B寄存器写入0x55，0x0C寄存器写0x40。

(9) 等待Ready中断，等到则进行SZ1510的内部DSP二进制代码装载。

(10) 进行SZ1510内部视频压缩核的二进制代码装载。

4.2.2 SAA7113的初始化

SAA7113初始化的步骤如下：

(1) 装载0x280－0x2BF 64个块共16k的二进制代码。

(2) SAA7113寄存器配置，流程如下：

·I2C任务的初始化：分别向寄存器0x2E写0x01，0x0C写0x80，0x11写0x05，0x08写0x04，0x0C写0x80，0x08写0xC2

·I2C写操作：向0x42寄存器写SAA7113设备号0x4A，0x43寄存器写要写的数据索引号(又叫子地址)，0x44寄存器写本次I2C写操作要写入数据的长度(一次最多能写11个数据)。

·向0x08命令寄存器写0xC0，等待DSP中断。

·重复以上的操作直到SAA7113的寄存器配置完毕。

4.2.3 SZ1510二进制代码的装载

SZ1510用内部的程序空间来装载二进制代码。这段空间是按块(Blank)为单位，每块的大小是256字节。

用于SAA7113的程序空间是0x280－0x2BF共64块。所以共有16k字节二进制代码要装载。用于DSP的程序空间块是0x10F－0x113，0x13A－0x13B，0x280－0x2BF共71个块，约18k字节代码要装载。其中0x280－0x2BF与SAA7113相重合，所以SAA7113的二进制代码装载要先于SZ1510的DSP装载，且在SAA7113的二进制代码装载后要进行SZ1510的复位。否则SAA7113的代码装载将不起作用。

用于视频编码核的二进制代码的装载空间为0x000－0x004，0x00c－0x00c六个块，共1.5k字节代码。

4.2.4 SZ1510视频数据的获取

SZ1510内部有一个256字节的FIFO。一旦这个FIFO达到门限时，即产生一个FIFO Ready中断，通知主机读取FIFO中的数据(通过256次读Data_out寄存器来完成)。所以读取FIFO中视频数据要放到中断的下部去完成。

5 结论

该视频记录系统已经完成了测试工作，已在某型飞机上投入使用,作为某型飞机的机载视频记录系统，运行稳定可靠,取得较好的效果。项目经济效益（200万元）。可长时间实时记录采集到的音视频信号,采用1.5G硬盘，可连续录制3小时，随着半导体存储器容量的不断增长,系统的记录时间还将进一步延长。正常工作情况下，程序启动首先检查磁盘空间，删除最早记录的文件，文件存储方法采用盘满循环存储，当剩余空间不满足条件时，将覆盖最早的文件。

作者的创新：

设计并实现了基于嵌入式控制模块DIMM-PC/520IU和专用视频处理芯片SZ1510硬件平台的MPEG-1视频记录系统，实现了系统的高度集成。对压缩卡、控制单元和电源部分等分别设计成模块,统一插装在底板上并锁紧,可以方便地拔插和维修。本系统结构紧凑，使用方便,性能出色，耗能低。