仿真器
-
使用在线仿真器(ICE)进行程序优化
关键字：线仿真器 程序优化目前，在线仿真器(In Circuit Emulator，ICE)在嵌入式系统开发中被越来越多的工程师所采用。尤其是在国外嵌入式开发公司中，ICE是一种必备的调试工具，被大规模地应用，以提高开发调试阶段
-
老板为何要给你高薪
前两天有位小兄弟来访，席间说起找工作的事情，想找份工资高的工作，但我听了又听，也没发现他中意的几份工作从某个角度能较长期的挣到高薪，纯粹仅仅是起薪比现在工作高了一点而已。听不下去之余，我问了他一句话，
-
给年轻电子工程师的十大忠告
诸位，咱当电子工程师也是十余年了，不算有出息，环顾四周，也没有看见几个有出息的！回顾工程师生涯，感慨万千，愿意讲几句掏心窝子的话，也算给咱们师弟师妹们提个醒，希望他们比咱们强！[1]好好规划自己的路，不要
-
没有仿真器的条件下如何开发AVR
在开发单片机程序时，有许多人依赖于仿真机，一旦离开了仿真机开发程序时就感觉无从下手。其实对FLASH存贮器单片机，不要仿真机也能方便快速地 开发程序。具体可以从以下几方面入手： 一、编译工具 您有没有在写
-
没有仿真器的条件下如何开发AVR
在开发单片机程序时，有许多人依赖于仿真机，一旦离开了仿真机开发程序时就感觉无从下手。其实对FLASH存贮器单片机，不要仿真机也能方便快速地 开发程序。具体可以从以下几方面入手： 一、编译工具 您有没有在写
-
Power架构普及还有较长的路要走
在嵌入式处理器主流架构中，以ARM、MIPS、Power等为代表的内核以其各自的传统优势占据着不同的市场，然而随着移动互联时代的到来，不同内核应用的交集越来越大，而对共同市场的争夺也将越来越激烈。不久前我在深圳参
-
富士电子采用加速并行仿真器实现时间大幅缩短
Cadence设计系统公司日前宣布富士电子公司采用Cadence Virtuoso加速并行仿真器将电源管理IC的开发时间和系统的验证时间都缩短了25%。这家日本电源管理IC公司在强大的Cadence Virtuoso模拟设计环境中使用该仿真器，实
-
富士电子采用Cadence Virtuoso加速并行仿真器
作为一家领先的电源管理IC公司，富士电子采用了Cadence技术检验功耗管理IC与整个系统。Cadence设计系统公司日前宣布富士电子公司采用Cadence Virtuoso加速并行仿真器将电源管理IC的开发时间和系统的验证时间都缩短了
-
富士电子使用Virtuoso加速并行仿真器缩短时间25%
Cadence设计系统公司日前宣布富士电子公司采用Cadence Virtuoso加速并行仿真器将电源管理IC的开发时间和系统的验证时间都缩短了25%。这家日本电源管理IC公司在强大的Cadence Virtuoso模拟设计环境中使用该仿真器，实
-
单片机的单CPU仿真器的设计
摘要：本文基于对8051单片机存储空间结构的深层次分析，提出了一种基于单片机的单CPU仿真器设计方案。该方案实用廉价，工程实践性强，可用于设计新的教学设备。 引言 单片机以它的廉价、体积小、可塑性强、稳
-
单片机的单CPU仿真器的设计
摘要：本文基于对8051单片机存储空间结构的深层次分析，提出了一种基于单片机的单CPU仿真器设计方案。该方案实用廉价，工程实践性强，可用于设计新的教学设备。 引言 单片机以它的廉价、体积小、可塑性强、稳
-
模拟电路设计的九重境界
一段你刚开始进入这行，对PMOS/NMOS/BJT什么的只不过有个大概的了解，各种器件的特性你也不太清楚，具体设计成什么样的电路你也没什么主意，你的电路图主要看国内杂志上的文章，或者按照教科书上现成的电路，你总觉
-
模拟电路设计的九个阶段
一段 你刚开始进入这行，对PMOS/NMOS/BJT什么的只不过有个大概的了解，各种器件的特性你也不太清楚，具体设计成什么样的电路你也没什么主意，你的电路图主要看国内杂志上的文章，或者按照教科书上现成的电路，你
-
仿真器并非万能
现在已经到了关键时刻。我们已经确定了电路板的设计原型，现正送回实验室进行测试。由于后期规格更改，以及在布线后信号完整性分析过程中发现的问题，这个项目比原计划滞后了两周。这对我而言并非坏事，因为说实话我
-
使用Virtex-5 FPGA实现LTE仿真器
LTE系统的无线接入部分Node-B，是连接无线电和整个互联网协议核心网络之间的边缘设备。这种架构无法监测和测试等效于UMTS中间链路上的元件。必须通过无线电接口，才能有效地测试LTE网络元件。
-
使用Virtex-5 FPGA实现LTE仿真器
LTE系统的无线接入部分Node-B，是连接无线电和整个互联网协议核心网络之间的边缘设备。这种架构无法监测和测试等效于UMTS中间链路上的元件。必须通过无线电接口，才能有效地测试LTE网络元件。
-
基于ARM开发的JTAG仿真器的调试设计
基于ARM开发的JTAG仿真器的调试设计
-
自适应时钟技术在芯片设计与验证中的应用
0 引言 随着半导体工艺的迅速发展，嵌入式处理器和DSP的设计越来越复杂，其开发调试工作也日趋重要，因此处理器平台提供强大的调试系统已成为设计中必不可少的一部分。 嵌入式处理器调试系统使用硬件仿真器
-
JTAG仿真接口电路设计
连接测试组(JTAG，Joint Test Action Group)接口用于连接最小系统板和仿真器，实现仿真器对DSP的访问，JTAG接口的连接需要和仿真器上的接口一致。不论什么型号的仿真器，其JTAG接口都满足IEEE 1149.1的标准。满足I
-
JTAG仿真接口电路设计
JTAG仿真接口电路设计
lenjohn0591
nikel
weldon116
cai_mouse
cai_mouse
cai_mouse
cai_mouse
cai_mouse
wyiqing
00750
maoxiaobu
billwu
淡然浅笑不离ROY
杨文卿
baplmqj
林翊宸爸爸
孙玉其
yang316323692
xiaofei558008
racoy
