信号

利用IBIS模型完善信号完整性计算和PCB设计

　　本文是关于在印刷电路板 （PCB） 开发阶段使用数字输入/输出缓冲信息规范 （IBIS） 模拟模型的文章。本文将介绍如何使用一个 IBIS 模型来提取一些重要的变量，用于信号完整性计算和确定 PCB 设计解决方案。请注意

混合信号电路PCB设计一

摘要：混合信号电路PCB设计很复杂，元器件的布局、布线以及电源和地线的处理将直接影响到电路性能和电磁兼容性能。本文介绍的地和电源的分区设计能优化混合信号电路的性能。 如何降低数字信号和模拟信号间的相互干扰

PCB差分信号设计中的几个误区

对于PCB工程师来说，最关注的还是如何确保在实际走线中能完全发挥差分走线的这些优势。也许只要是接触过PCB Layout的人都会了解差分走线的一般要求，那就是“等长、等距”。等长是为了保证两个差分信号时刻保持相反极

FPGA的GTP信号PCB布线要点

千兆位级串行I/O技术有着极其出色的优越性能，但这些优越的性能是需要条件来保证的，即优秀的信号完整性。例如，有个供应商报告说，他们第一次试图将高速、千兆位级串行设计用于某种特定应用时，失败率为90%。为了提

PCB高速信号

英特尔的创始人之一摩尔曾经预测：每隔18个月计算机的性能将翻倍，历史证明了这个预测。衡量计算机性能指标的一个重要指标就是处理器芯片的时钟频率，如图所示说明了英特尔处理器时钟频率的发展趋势：大约每两年时钟

PCB抄板信号隔离技术的主要应用

ＰＣＢ抄板信号隔离技术是使数字或模拟信号在发送时不存在穿越发送和接收端之间屏障的电流连接。这允许发送和接收端外的地或基准电平之差值可以高达几千伏，并且防止可能损害信号的不同地电位之间的环路电流，主要应

信号完整性研究：理解临界长度

示波器如何避免检测到来自探头外壳电流的信号

示波器探头都有两根导线，一根用于连接测试电路与示波器的垂直放大器（称为传感线）另一根用于连接示波器机壳地和本地电路的数字逻辑地（称为屏蔽线）。通常，我们只需要考虑示波器对传感线电压的响应。这一节里分析

FPGA开发板设计中的信号完整性分析

FPGA在雷达信号模拟器中的应用

PCB设计信号隔离技术

PCB信号隔离技术是使数字或模拟信号在发送时不存在穿越发送和接收端之间屏障的电流连接。这允许发送和接收端外的地或基准电平之差值可以高达几千伏，并且防止可能损害信号的不同地电位之间的环路电流，主要应用在：（

PCB设计解惑-差分信号剖析（1）

驱动端发送两个大小相等，方向相反的信号，接收端会有一个相减器，比较这两信号的差值，来判断逻辑位是 0或是 1，此即所谓的差分讯号[1]。 而下图是实际 PCB差分走线[1]。Advantage 使用差分讯号的第一个好处，就是具

数字频率信号校正的FPGA实现

信号完整性研究：信号上升时间与带宽

利用高速数字分析仪和专用内存软件调试更高速率 DDR 信号

内存广泛应用于各种设备的单板。而随着电子产品对数据吞吐量的不断提高，内存也在更新换 代，进一步提升了速率，如新一代内存 DDR4，数据信号速率达到了 3.2Gbps。更高速率的内存信号，不仅 JEDEC 规范

基于FPGA的QPSK及OQPSK信号调制和解调电路设计

FPGA设计中毛刺信号解析

在FPGA的设计中，毛刺现象是长期困扰电子设计工程师的设计问题之一, 是影响工程师设计效率和数字系统设计有效性和可靠性的主要因素。由于信号在FPGA的内部走线和通过逻辑单元时造成的延迟,在多路信号变化的瞬间，组合

DDR3 PCB设计时钟信号布线规则

参数定义信号组（Signal Group）Clock – CLK[5:0] and CLK#[5:0]拓扑(Topology)点到点差分对Differential Pair Point-to-point走线层表层（A）参考平面(Reference Plane)地平面差分信号阻抗（Differential Mode Imp

信号完整性研究：什么是信号完整性?

基于FPGA部分动态可重构的信号解调系统的实现