摘要:浮点运算器的核心运算部件是浮点加法器,它是实现浮点指令各种运算的基础,其设计优化对于提高浮点运算的速度和精度相当关键。文章从浮点加法器算法和电路实现的角度给出设计方法,通过VHDL语言在OuartusII中进
随着仪表放大器价格的逐步下滑,它们可以为传统上采用运算放大器的应用提供更高的性能。图1中的运放加法器有一些缺点。首先,输入端为中低输入阻抗,这是由每个信号的输入电阻所决定的。当驱动信号源阻抗较大,或需要
摘要:设计了一款嵌入FPGA的乘法器,该乘法器能够满足两个18 b有符号或17 b无符号数的乘法运算。该设计基于改进的布斯算法,提出了一种新的布斯译码和部分积结构,并对9-2压缩树和超前进位加法器进行了优化。该乘法器
摘要:设计了一款嵌入FPGA的乘法器,该乘法器能够满足两个18 b有符号或17 b无符号数的乘法运算。该设计基于改进的布斯算法,提出了一种新的布斯译码和部分积结构,并对9-2压缩树和超前进位加法器进行了优化。该乘法器
图中所示是用通用I型F004运放组成的加法器.加法器是指输出信号是几个输入信号之和的放大器,它分为倒相加法器和同相加法器.图中A是一个倒相加法器电路,从图中可知
在现代电子系统中,到处都可以看到数字信号处理( DSP )的应用,从MP3播放器、数码相机到手机。DSP设计人员的工具箱的支柱之一是有限脉冲响应( FIR )滤波器。FIR滤波器越长(有大量的抽头),滤波器的响应越好。然
基于多相技术的大型滤波器的实现方案
FIR并行滤波器设计
摘要:基于提高速度和减少面积的理念,对传统的FIR数字滤波器进行改良。考虑到FPGA的实现特点,研究并设计了采用Radix-2的Booth算法乘法器以及结合了CSA加法器和树型结构的快速加法器,并成功应用于FIR数字滤波器的设
摘要:基于提高速度和减少面积的理念,对传统的FIR数字滤波器进行改良。考虑到FPGA的实现特点,研究并设计了采用Radix-2的Booth算法乘法器以及结合了CSA加法器和树型结构的快速加法器,并成功应用于FIR数字滤波器的设
摘 要:半带滤波器是一种高效的数字滤波器,目前流行的半带滤波器设计方法一般能够满足参数要求,但其存在着功耗高、面积大、资源耗费代价高等不足之处。为了弥补上述的不足,文中提出了一种基于折叠技术的新的
本文以11阶半带滤波器的设计为例,介绍了折叠技术在半带滤波器上的应用。与传统的设计相比其有很大的优越性和突破,单一时钟控制,并且设计过程当中没用到乘法器,大大减少了硬件资源,同时也使设计面积和功耗大为减少,稳定性高!
数字相关器在数字扩频通信系统中应用广泛,受数字信号处理器件速度限制,无法应用于高速宽带通信系统,在此提出了一种基于流水线加法器的数字相关处理算法。该算法最大限度地减少了加法器进位操作,解决了基于全加器型数字相关器存在的进位延迟过大的问题,实现了时分多址体制下的同步段数字相关,提高了同步段相关的可靠性。
图中所示是用通用I型F004运放组成的加法器.加法器是指输出信号是几个输入信号之和的放大器,它分为倒相加法器和同相加法器.图中A是一个倒相加法器电路,从图中可知
摘要:基于流水线技术,利用FPGA进行并行可重复配置高精度的FIR滤波器设计。使用VHDL可以很方便地改变滤波器的系数和阶数。在DSP中采用这种FIR滤波器的设计方法可以充分发挥FPGA的优势。数字滤波器可以滤除多余的噪声
摘要:基于流水线技术,利用FPGA进行并行可重复配置高精度的FIR滤波器设计。使用VHDL可以很方便地改变滤波器的系数和阶数。在DSP中采用这种FIR滤波器的设计方法可以充分发挥FPGA的优势。数字滤波器可以滤除多余的噪声
在现代电子系统中,到处都可以看到数字信号处理( DSP )的应用,从MP3播放器、数码相机到手机。DSP设计人员的工具箱的支柱之一是有限脉冲响应( FIR )滤波器。FIR滤波器越长(有大量的抽头),滤波器的响应越好。然
多相技术以小规模实现大型滤波器
0 引言 WiMAX ( Wordwide Interoperability for Mi-crowave Access)是代表空中接口满足IEEE 802.16标准的宽带无线通信系统。其中IEEE标准在2004年定义了空中接口的物理层(PHY),即802.16d协议。该协议规定数据
介绍扫频电路和DDS技术的原理,利用FPGA设计一个以DDS技术为基础的扫频信号源,给出用Verilog语言编程的实现方案和实现电路。并通过采用流水线技术提高了相位累加器的运算速度,通过改进ROM压缩算法以减小存储器的容量,完成了对整个系统的优化设计。运用QuartusⅡ软件仿真验证了程序设计的正确性,最终在硬件电路上实现了该扫频信号源。