加解密

你知道怎么通过可编程AES加解密IP吗？不会就点进来！

在这篇文章中，小编将对可编程AES加解密IP的实现加以介绍以帮助大家增进对它的了解程度，和小编一起来阅读以下内容吧。

openEuler 21.03 特性解读 | 毕昇 JDK8 支持鲲鹏硬件加解密特性详解和使用介绍

毕昇JDK82021年第一个重要版本8u282已在2021.3.30日发布，请参考 2021年毕昇JDK8、JDK11第一个重要发布来了!，其中KAEProvider作为新特性为用户提供了一种利用鲲鹏硬件来进行加解密的加密实现，为了使用户更好的理解其实现细节和使用该特性，本文对K...

如何理解区块链密码学中的非对称加密

区块链中主要应用的密码学算法有两个部分，一个是哈希算法，另一个是非对称加密。而今天，我们就来讲一下，区块链密码学中的“非对称加密”是什么？ 简单来说，非对称加密就是用来对内容进行加密的一

AMD Zen霄龙中国版：海光x86拿下加解密全球第一

关注国产CPU处理器的肯定对海光(Hygon)有所耳闻，通过与AMD合作拿到了后者先进的Zen架构、代码IP的授权(Dhyana)，二次开发了属于自己的海光C86处理器，基本就是AMD一代霄龙的翻版，

基于System Generator的ECC加解密系统设计

基于FPGA的IDE硬盘数据AES加解密研究与实现

基于NiosⅡ的U盘安全控制器设计

目前，U盘等USB移动存储载体由于其容量大、价格低、携带方便、可靠性高等优点，得到了越来越广泛的应用，在生活、工作中随处可见。然而，USB移动存储载体的便利性及其自身安全脆弱性的矛盾十分突出。本文针对U盘的安

AES加解密算法IP核的设计与实现

计算机科学技术中的数据加密是信息安全的重要手段。Rijndael加密算法由比利时密码学家JoanDaemen和VincentRijmen发明的一种迭代型分组加密算法，2000年被确定为美高级加密标准AES的最终算法。本文通过对AES算法的流程

基于FPSLIC的DES解密和AES的分组加解密的设计

1 引言　　美国Atmel公司生产的AT94K系列芯片是以Atmel0.35的5层金属CMOS工艺制造。它基于SRAM的FPGA、高性能准外设的Atmel8位RISCAVR单片机。另外器件中还包括扩展数据和程序SRAM及器件控制和管理逻辑。图1-1是Atme

基于FPSLIC的DES解密和AES的分组加解密的设计

1 引言　　美国Atmel公司生产的AT94K系列芯片是以Atmel0.35的5层金属CMOS工艺制造。它基于SRAM的FPGA、高性能准外设的Atmel8位RISCAVR单片机。另外器件中还包括扩展数据和程序SRAM及器件控制和管理逻辑。图1-1是Atme

安全通信系统的FPGA实现的方法

安全通信系统的FPGA实现的方法

利用FPGA来实现RC6算法的设计与研究

利用FPGA来实现RC6算法的设计与研究

基于FPSLIC设计的DES解密和AES的分组加解密的实现

　　1 引言　　美国Atmel公司生产的AT94K系列芯片是以Atmel0.35的5层金属CMOS工艺制造。它基于SRAM的FPGA、高性能准外设的Atmel8位RISCAVR单片机。另外器件中还包括扩展数据和程序SRAM及器件控制和管理逻辑。图1-1是

基于FPSLIC设计的DES解密和AES的分组加解密的实现

　　1 引言　　美国Atmel公司生产的AT94K系列芯片是以Atmel0.35的5层金属CMOS工艺制造。它基于SRAM的FPGA、高性能准外设的Atmel8位RISCAVR单片机。另外器件中还包括扩展数据和程序SRAM及器件控制和管理逻辑。图1-1是

反熔丝FPGA在密码芯片设计中的运用

【摘　要】详细介绍了反熔丝FPGA在提高密码芯片速度和对密码算法进行保护方面的应用,并给出了密码算法芯片中部分模块的实现方法。 【关键词】密码算法　　反熔丝FPGA　　密码芯片1　引言 随着计算机和通信的

基于FPGA的PCI硬件加解密卡设计

摘要：提出一种基于FPGA的PCI硬件加解密卡的设计方案，用硬件加解密取代了传统的软件加解密，将加解密模块和PCI接口模块集成在一个FPGA芯片内实现。分析了PCI加解密卡的软硬件的结构和原理，详细介绍了DESX加解密算法

Intel开发硬件加速器 AES加解密效率陡升

本月初的研究日上，Intel技术人员拿出了一块特殊的晶圆，声称是一种硬件加速器的原型，但却没有给出具体说明。其中到底蕴含着什么秘密呢？ 我们知道，现代微处理器需要处理的数据量异常庞大，同时又必须维持较低

用FPGA实现的RC6算法的研究

基于CH375的嵌入式USB文件加解密系统的设计

基于CH375的嵌入式USB文件加解密系统的设计