0引言在现代导航计算机系统朝着微型化发展的过程中,采用高性能数字信号处理器和可编程逻辑器件方案实现的导航计算机系统有着很高的性能优势。在本课题组研制的基于浮点型DSP和复杂可编程逻辑器件(CPLD)结构的嵌入式
0引言 在现代导航计算机系统朝着微型化发展的过程中,采用高性能数字信号处理器和可编程逻辑器件方案实现的导航计算机系统有着很高的性能优势。在本课题组研制的基于浮点型DSP和复杂可编程逻辑器件(CPLD)结构的嵌
基于DSP的CPLD软件更新方案研究
摘要:针对嵌入式导航计算机系统中CPLD器件软件更新需求,提出了通过串行方式基于DSP的CPLD软件更新方案,通过DSP的I/O口模拟CPLD的JTAG时序逻辑,将由串口接收到的CPLD配置信息文件,移入到其内部逻辑中,从而实现
摘要:针对嵌入式导航计算机系统中CPLD器件软件更新需求,提出了通过串行方式基于DSP的CPLD软件更新方案,通过DSP的I/O口模拟CPLD的JTAG时序逻辑,将由串口接收到的CPLD配置信息文件,移入到其内部逻辑中,从而实现
摘要:为提高导航的精度和实时性,设计了基于DSP和FPGA的导航计算机模块,成功实现了低成本、小型化的捷联惯性导航系统。通过描述硬件的设计原理和软件的框架及流程,简要介绍了系统的设计和实现方法。经验证,该系统
摘要:为提高导航的精度和实时性,设计了基于DSP和FPGA的导航计算机模块,成功实现了低成本、小型化的捷联惯性导航系统。通过描述硬件的设计原理和软件的框架及流程,简要介绍了系统的设计和实现方法。经验证,该系统
基于DSP和FPGA的导航计算机系统设计
基于DSP和FPGA的导航计算机系统设计