-
基于PXI的高速数字化仪模块
设计了一种基于PXI接口、双通道12位、采样速率250 Msps的高速数字化仪模块，给出该系统的工作原理、设计思想和实现方案，系统采用双通道A／D转换器进行采样，使用高性能FPGA器件进行通道控制、数据处理和接口设计，具有功能强大的前端调理电路，可以选择匹配阻抗和耦合方式、具有增益自动调整功能，满足大范围信号的测量要求。从硬件和软件两个方面对高速数据采集、传输和存储的关键问题进行了深入探讨。该数字化仪模块可方便的与其他PXI仪器组成测试系统，实现对信号的高速采样和长时间记录。
-
讨论差分信号链在3G和4G无线应用中的性能和优点
通信系统设计的主要挑战之一是如何成功捕获高保真度信号。为了避免强干扰效应、信号失真和灵敏度降低，蜂窝通信系统必须满足蜂窝标准的严格要求，比如具有高动态范围、高输入线性度和低噪声的码分多址(CDMA)和宽带CD
-
Multitest推出差分信号集成电路测试座
Multitest公司日前宣布，现已设计出适于每种半导体测试应用的定制型微分测试座。为适应预期阻抗，测试座材料选择及探针经过悉心优化。?差分信号装置的测试座必须尽可能的提供最透明互联，以尽量降低测试系统和被测器
-
FPGA设计的注意事项
FPGA设计的注意事项
-
通过低电压差分信号（LVDS）传输高速信号
低电压差分信号(LVDS)非常适合时钟分配、一点到多点之间的信号传输。本文描述了使用LVDS将高速信号分配到多个目的端的方法。 在一个数字系统中，当各个子系统需要相同的参考时钟源协同工作时，时钟分配非常重要
-
通过低电压差分信号（LVDS）传输高速信号
低电压差分信号(LVDS)非常适合时钟分配、一点到多点之间的信号传输。本文描述了使用LVDS将高速信号分配到多个目的端的方法。 在一个数字系统中，当各个子系统需要相同的参考时钟源协同工作时，时钟分配非常重要
-
差分信号线的分析和LAYOUT
随着近几年对速率的要求快速提高，新的总线协议不断的提出更高的速率。传统的总线协议已经不能够满足要求了。串行总线由于更好的抗干扰性，和更少的信号线，更高的速率获得了众多设计者的青睐。而串行总线又尤以差分
-
NS推出全新低电压差分信号传输(LVDS )2x2交叉开关
美国国家半导体公司 （National Semiconductor Corporation）宣布推出一系列全新的达到汽车应用等级的低电压差分信号传输（LVDS ）2x2交叉开关， 具备高达3.125Gbps的数据率。该系列PowerWise 交叉开关的每通道功耗仅
-
自适应均衡器在LVDS息线长距离传输中的应用
详细介绍自适应电缆均衡器CLCO12的结构和工作原理；给出以Belden型同轴电缆和五类未屏蔽双绞线为载体进行实验的结果。
