-
降低带隙基准电路的上电稳定时间
在集成电路设计中，带隙基准电路是一种重要的电路结构，其性能的稳定性和上电稳定时间对于整个电路系统的性能有着至关重要的影响。随着电路系统对稳定性和响应速度要求的不断提高，降低带隙基准电路的上电稳定时间成为了一个重要的研究方向。本文将从带隙基准电路的基本原理出发，探讨降低带隙基准电路上电稳定时间的方法和策略。
-
新型BiCMOS带隙基准电路的设计
在模拟及数/模混合集成电路设计中，电压基准是非常重要的电路模块之一，而通过巧妙设计的带隙电压基准更是以其与电源电压、工艺、温度变化几乎无关的特点，广泛应用在LDO及DC-DC集成稳压器、射频电路、高精度A/D
-
新型BiCMOS带隙基准电路的设计
在模拟及数/模混合集成电路设计中，电压基准是非常重要的电路模块之一，而通过巧妙设计的带隙电压基准更是以其与电源电压、工艺、温度变化几乎无关的特点，广泛应用在LDO及DC-DC集成稳压器、射频电路、高精度A/D
-
一种低电压低温漂的基准电流源
0 引 言 基准电流源在模拟和混合信号系统中占有非常重要的地位，在A／D转换器，D／A转换器以及很多模拟电路如运算放大器、滤波器等电路中起着至关重要的作用。目前出现了几种基准电流的设计方式。文献[1]提出的
-
0．5μm CMOS带隙基准电路设计
依据带隙基准原理，采用华润上华(CSMC)O．5μm互补金属氧化物半导体(CMOS)工艺，设计了一种用于总线低电压差分信号(Bus Low Voltage Differential Signal，简称BLVDS)的总线收发器带隙基准电路。该电路有较低的温度系数和较高的电源抑制比。Hspice仿真结果表明，在电源电压yD0==3．3 V，温度强25℃时，输出基准电压V~r=1．25 V。在温度范围为-45℃～+85℃时，输出电压的温度系数为20 pm／℃，电源电压的抑制比6(PSRR)=一58．3 dB。
