源程序代码说明
因某些工业生产环境恶劣等原因,数码管显示器以其显示亮度高,清晰度好等优势依然是工业控制器的首选。本文综合研究多种常规的数码管显示器控制原理,进而提出了一种基于单片机的数码管动态显示器的设计方案,以IAP15F2K61S2系列单片机做控制核心,采用全新的软硬件电路设计了数码管的动态显示器,该显示器具有清晰度高,响应时间短等优势,适用于众多恶劣工作环境。
/* 名称:定时器控制数码管动态显示说明:8 个数码管上分两组动态显示年月日与时分秒,本例的位显示延时用定时器实现。*/#include<reg51.h>#include<intrins.h>#define uchar unsigned char#define uint unsigned i
设计基于FPGA的8段数码管动态显示IP核,介绍8段数码管内部结构及其驱动显示方式和IP核设计方法,给出8段数码管动态显示IP核的Verilog HDL程序源代码及其C语言驱动程序。此IP核可例化成1~8个共阴极(或共阳极)数码管控制器,能方便地控制1~8个数码管同时显示数字和小数点位。测试结果表明,该IP核工作可靠、稳定,可直接应用于电子设计中。
设计基于FPGA的8段数码管动态显示IP核,介绍8段数码管内部结构及其驱动显示方式和IP核设计方法,给出8段数码管动态显示IP核的Verilog HDL程序源代码及其C语言驱动程序。此IP核可例化成1~8个共阴极(或共阳极)数码管控制器,能方便地控制1~8个数码管同时显示数字和小数点位。测试结果表明,该IP核工作可靠、稳定,可直接应用于电子设计中。
基于FPGA的8段数码管动态显示IP核设计