-
TS201在数字信号处理设计中的应用
0 引言 当前信号处理的发展趋势是可重构、可扩展的通用信号处理系统。即通过灵活的软件编程来适应处理问题的变化和算法的发展，通过简单的硬件扩展来适应规模处理的变化，以提高信号处理系统的可编程能力和
-
优化高速接口的时序裕量
过去十年中，高速数字总线已经获得了令人瞩目的发展，它们不仅比以往更快，而且还正在改变系统定时数据的方式。为提高数据吞吐量，新兴的同步数字总线可以通过一套定时机制在每个时钟周期内多次发送数据。本文将对源
-
TS201在数字信号处理设计中的应用
0 引言 当前信号处理的发展趋势是可重构、可扩展的通用信号处理系统。即通过灵活的软件编程来适应处理问题的变化和算法的发展，通过简单的硬件扩展来适应规模处理的变化，以提高信号处理系统的可编程能力和
-
N进制异步计数器设计方案
异步计数器电路是指其构成的基本功能单元触发器的时钟输入信号不是与触发器在一起的，有的是外输入的脉冲信号，有的是其他触发器的输出。本文给出了N进制异步计数器设计方案。 1.如何选取每个触发器的时钟信号
-
改善高速ADC时钟信号的方法
您在测试ADC的SNR时，您可能会连接一个低抖动时钟器件到转换器的时钟输入引脚，并施加一个适度低噪的输入信号。如果您并未从您的转换器获得SNR产品说明书标称性能，则说明存在一些噪声误差源。如果您确信您拥有低噪声
-
高速ADC的理解
本文的目的就在于突出不同厂商或同一厂商在为不同的高速模数转换器 (ADC) 撰写产品说明书时所采用的标准之间的差异。表 1 是选择正确器件时可以使用的速查表。 表 1 选择高速 ADC 的速查表 dB、dBc 与 dB
-
正确理解和比较高速ADC的产品说明书
和一个产品的任何其他方面一样，产品说明书也可以得到不断的改进，厂商正努力地详细阐明产品说明书1。然而，市场上已经遗留了许多产品/产品说明书版本，对新版本或者更早的版本来说，不同标准的采用也取决于不同的因
-
用电路实现pascal三角形运算
用电路实现pascal三角形运算
-
数字音频系统中的字时钟同步方式
1 字时钟同步方式的基本理论 为了应对高清时代所带来的挑战，满足环绕立体声的制作条件，国内各大电视台都在陆续投入使用的高清电视演播室及转播车中采用了全数字化的音频系统。因此，有必要明确一些关于字时
-
电平触发器和边沿触发器符号 以及边沿触发SR触发器
可以将电平触发器转换成更为灵活的边沿触发器（采用时间控制方法）。边沿触发器只在上升沿或下降沿处对输入采样。这种转换可以这样来实现：将原来的时钟信号经过一个电平触发的脉冲发生器电路，并将所得到输出脉冲作
-
5MHZ时钟信号发生器
系列振荡器电路图，供学习参考！
-
串行数据系统分析基础及抖动定义
一、串行数据系统的基本知识随着串行数据速率的不断提升，串行数据系统的传输结构也不断的发生着变化以适应高速传输的要求：下图1所示为不同的数据速率所对应的系统传输结构：图1不同数据速率下对应的系统传输结构从
-
1HZ时钟信号振荡器
620)this.width=620;\" border=\"0\" />
-
微控制器灵活的外设可提高设计的经济性和能源效率
-
微控制器灵活的外设可提高设计的经济性和能源效率
-
逻辑信号的长延时电路图
如果想要使串行输入逻辑信号Vt延时输出，则可以采用如图所示的电路。此电路采用一片RAM和一片二进制计数器，二者采用同一时钟信号CP。在时钟信号前半周期内，计数器内容加1，其输出作为读出数据的地址。在时钟信号后
-
逻辑信号的长延时电路图
如果想要使串行输入逻辑信号Vt延时输出，则可以采用如图所示的电路。此电路采用一片RAM和一片二进制计数器，二者采用同一时钟信号CP。在时钟信号前半周期内，计数器内容加1，其输出作为读出数据的地址。在时钟信号后
-
基于Z1510的音视频压缩卡的设计与实现
基于Z1510的音视频压缩卡的设计与实现
