-
MSP430F449时钟
时钟源有LFXT1（低频或高频）,XT2（高频）,DCO（数控）。时钟信号有ACLK(辅助时钟),SMCLK(子系统时钟),MCLK(系统时钟)。ACLK由LFXT1驱动;SMCLK可由XT2,DCO之一驱动;MCLK可由LFXT1,XT2,DCO之一驱动;MSP4
-
stc单片机读片外扩展RAM,内部R/C时钟及ID号C语言程序
#include#includesfrIAP_CONTR=0xC7;sbitMCU_Start_LED=P1^7;//unsignedcharself_command_array[4]={0x22,0x33,0x44,0x55};#defineSelf_Define_ISP_Download_Command0x22//#defineRELOAD_COUNT0xfb//18
-
基于μC／OS—II中的时钟节拍管理机制
为了有效管理时钟节拍并确保系统的实时性，μC／OS—III不仅增加了一个专门的系统任务来管理时钟节拍，而且采用哈希散列表机制来进一步减少时钟节拍处理过程所花费的时间。本文讨论μC／OS—II在时钟
-
时钟恢复电路的Multisim仿真
图中正弦信号是9l5Mflz交流高频信号；半波信号是经过电压比较器后输出的高频时钟信号。 图 高频时钟信号波形 欢迎转载，信息来源维库电子市场网（www.dzsc.com）来源:ks990次
-
一种0-24小时的时钟源程序
该程序可用四位LED显示器进行实时显示。这是一种基本的时钟程序，利用它可以略加修改，即可制成0-12小时或可预置起始时刻的时钟程序。该时钟源程序命名为th090.c，即用C语言编写的。 只需按
-
用PIC单片机C语言编制可预置起始时刻的时钟程序
(1)硬件电路 利用4位LED数码管显示电路，可以制成24小时或12小时循环显示的时钟电路，且该时钟可以由人工预置起始时刻，即电路插上电源后，可根据当时的实时时刻，如手机或电视屏上显示的时
-
时钟,秒表,流水灯的单片机汇编程序
//HJSMSY-V1.0单片机开发板测试程序//---------------------------------------------// //--------------------------------------------- //=======主函数==================================OR
-
FPGA的时钟频率同步设计
引 言 网络化运动控制是未来运动控制的发展趋势，随着高速加工技术的发展，对网络节点间的时间同步精度提出了更高的要求。如造纸机械，运行速度为1 500～1 800m／min，同步运行的电机之间1μs的时间同步误差将造成30
-
采用DS1302做的可调时钟程序
////////////////////////////////////////////////////////////////////*名称：单片机读取DS1302时钟芯片，带调整功能 //* //////////////////////////////
-
基于定时器／计数器的实时时钟的设计
1．实现实时时钟的基本思想 时钟的最小计时单位是秒，如何获得1s的定时时间呢？使用定时器方式1，最大的定时时间也只能达到131 ms。可将定时器的定时时间定为100 ms，采用中断方式进行溢出次
-
赛灵思推出 ISE 12设计套件用智能时钟门控技术
赛灵思公司（Xilinx, Inc.）日前推出 ISE 12软件设计套件，实现了具有更高设计生产力的功耗和成本的突破性优化。ISE 设计套件首次利用“智能”时钟门控技术，将动态功耗降低多达 30%。此外，该新型套件还提供了基于时
-
8279做的时钟程序C语言源代码
#include #include #define Z8279 XBYTE[0x8FFF] //定义外部命令口 #define D8279 XBYTE[0x8FFE] //定义外部数据口 #define LEDWR0 0x90 //写端口命令#define uchar unsigned char voi
-
FPGA DCM时钟管理单元简介及原理
DCM概述 DCM内部是DLL(Delay Lock Loop(?)结构,对时钟偏移量的调节是通过长的延时线形成的。DCM的参数里有一个PHASESHIFT（相移）,可以从0变到255。所以我们可以假设内部结构里从clkin到clk_1x之间应该有256根延时线
-
基于IIC时钟的电子打铃器的设计方案
在Mcs-51单片机已经被广泛使用的时候，还没有I2c协议标准。但今天，I2c已经作为IC之间的标准数据交换协议被广泛采用。没有I2c接口的Mcs-51单片机也常会涉及和标准I2c器件交换数据，所以Mcs-51模拟I
-
FPGA全局时钟资源相关原语及使用
FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元(IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小。为了适应复杂设
-
基于FPGA设计跨时钟域的同步策略
1 引言 基于FPGA的数字系统设计中大都推荐采用同步时序的设计，也就是单时钟系统。但是实际的工程中，纯粹单时钟系统设计的情况很少，特别是设计模块与外围芯片的通信中，跨时钟域的情况经常不可避免。如果对跨时钟域
-
时钟芯片DS1302应用于晶振的负载电容可靠起振的方法
在 DS1302的实际使用中，采用辅助电容法，可以解决 DS1302 在应用中由于晶振的负载电容不匹配而引起的停振问题。 概述 DS1302 是 Dallas 公司生产的一种实时时钟芯片。它通过串行方式与单片机进行数
-
工程师生活：打造一款自己的示波器时钟
有一次在网际网络上搜寻测试与量测资料时，偶然间发现了一个很棒的测试设备资源回收计划：Oscilloclock.com。这项DIY计划采用了美国Heath Company开发的Heathkit OR-1示波器，打造出一款绝无仅有的“
-
基于FPGA的DCM时钟管理单元概述
看Xilinx的Datasheet会注意到Xilinx的FPGA没有PLL，其实DCM就是时钟管理单元。1、DCM概述DCM内部是DLL（Delay Lock Loop结构，对时钟偏移量的调节是通过长的延时线形成的。DCM的参数里有一个PHASESHIFT（相移），可以
-
学习STM32（3）-电源、时钟、复位电路
Stm32时钟分析该分析材料大部分来自opendev论坛，我所做的只不过是加上一些自己的分析和整理，由于个人能力有限，纰漏之处在所难免，欢迎指正。一、硬件上的连接问题如果使用内部RC振荡器而不使用外部晶
jls1976
huanle1030
小黑屋525
liy1979
oy706659037
kickfox
iwqt1983
ding526637566
qinzhengxiang
godfarmer76
xcopy001
george_91
haorui2020
Steven767
zbhcqu
zbhcqu
xiaoqihuaihuai
wml30
carl521
a19930615
