-
集成芯片的可测性设计技术
0 引言 随着集成芯片功能的增强和集成规模的不断扩大，芯片的测试变得越来越困难，测试费用往往比设计费用还要高，测试成本已成为产品开发成本的重要组成部分，测试时间的长短也直接影响到产品上市时间进而影响
-
用 FPGA 产生高斯白噪声序列的一种快速方法
0 引言 短波信道存在多径时延、多普勒频移和扩散、高斯白噪声干扰等复杂现象。为了测试短波通信设备的性能，通常需要进行大量的外场实验。相比之下，信道模拟器能够在实验室环境下进行类似的性能测试，而且测试费用
-
AAC音频解码中位数可选且自动加载移位寄存器设计
1、引言 在对采样率为44.1kHz的AAC音频进行解码时，一帧的解码时间须控制在23.22毫秒内。且音频中每一帧可包含1~48个声道的数据，若遇时序要求最严格的场合，即一帧包含48个声道数据，实时性则很难满足，因此速度
-
产生复杂码序列的新LFSR基电路
用线性反馈移位寄存器(LFSR)产生码序列对于流加密/解密是有用的。然而，这涉及冗长的LFSR，而且所产生的码对防止窃听还不够复杂。本文给出一个产生冗长和复杂码序列的非常简单的技术，适合于采用较小长度LFSR的密码应
-
74199移位寄存器组成的延时电路图
74199移位寄存器组成的延时电路图:
-
74199移位寄存器组成的延时电路图
74199移位寄存器组成的延时电路图:
-
40位以内任意长度的CRC计算及校验的实现
CRC码的计算及校验都用到模2的多项式除法，而多项式除法可以采用带反馈的移位寄存器来实现，因此，用DSP来实现CRC计算的关键是通过DSP来模拟一个移位寄存器（也就是模拟手写多项式除法）。
-
40位以内任意长度的CRC计算及校验的实现
CRC码的计算及校验都用到模2的多项式除法，而多项式除法可以采用带反馈的移位寄存器来实现，因此，用DSP来实现CRC计算的关键是通过DSP来模拟一个移位寄存器（也就是模拟手写多项式除法）。
-
二元给定序列非线性移位寄存器的综合与产生
依据非线性移位寄存器的原理，文中讨论二元给定序列非线性反馈移位寄存器的综合算法，用C语言编程，找到了产生该序列的非线性移位寄存器。
