译码器

基于可编程状态机的Turbo译码器设计

短帧Turbo译码器的FPGA实现

基于FPGA的高速并行Viterbi译码器的设计与实现

截短Reed-Solomon码译码器的FPGA实现

LTE标准下Turbo码编译码器的集成设计

基于改进的分层译码算法的QC-LDPC译码器设计

单片机系统资源—指令寄存器、指令译码器

　　指令寄存器用来保存当前正在执行的一个指令。　　当执行一条指令时，先把它内存取出，然后再传送到指令寄存器。　　指令分为操作码和操作数，由二进制数字组成。当执行任何给定的指令，必须对操作码

EDA中的译码器电路YMQ的VHDL源程序

译码器电路YMQ的VHDL源程序 来源:ks990次

EDA中的显示译码器YMQ47的设计

本显示译码器YMQ47不但要对数字0～9进行显示译码，还要对字母d、o、n、E进行显示译码，其译码对照表如表所示。 如表 YMQ47的译码对照表 来源:ks990次

EDA中的显示译码器YMQ47的VHDL源程序

显示译码器YMQ47的VHDL源程序 来源:ks990次

EDA中的显示译码器的VHDL源程序

EDA中的显示译码器的VHDL源程序 来源:ks990次

一种基于FPGA的Viterbi译码器优化算法

1 引 言 由于卷积码优良的性能，被广泛应用于深空通信、卫星通信和2G、3G移动通信中。卷积码有三种译码方法：门限译码、概率译码和Viterbi算法，其中Viterbi算法是一种基于网格图的最大似然译码算法，是卷积码的最佳

基于FPGA的RS（255，239）编译码器设计

RS（Reed-Solomon）编码是一种具有较强纠错能力的多进制BCH编码，其既可纠正随机错误，又可纠正突发错误。RS编译码器广泛应用于通信和存储系统，为解决高速存储器中数据可靠性的问题，文中提出了RS编码的实现方法，并

基于FPGA的Viterbi译码器设计及实现

卷积码是广泛应用于卫星通信、无线通信等各种通信系统的信道编码方式。Viterbi算法是一种最大似然译码算法。在码的约束度较小时，它比其它概率译码算法效率更高、速度更快，译码器的硬件结构比较简单。随着可编程逻辑

如何基于并行流水线技术进行RS255/RS233译码器设计？

RS纠错编码是目前最有效、应用最广泛的差错控制编码之一，是一种纠错能力很强的多进制BCH码，也是一类典型的代数几何码。它是由里德(Reed)和索洛蒙(Solomon)应用MS多项式于

单片机编码及译码器工作原理分析

我们把所使用的每一种二进制代码状态都赋于特定的含义，表示一个特定的信号或对象，叫编码。如用四位二进制数的0000~1001这十种状太，分别表示0~9这十个十进制数码，称为8421编码。反过来把代码的特定含义翻译出来，

译码器SN74LS145引脚和内部结构

译码器SN74LS145引脚和内部结构

CPLD在双轴位置检测系统中的应用

1 引言数控机床的加T精度主要南位置检测系统的精度决定，位置检测系统一般包括传感器(旋转变压器，光电编码器，光栅)、四倍频鉴相电路、计数电路等，系统通过这些检测电机的位移和速度，发出反馈信号，从而构成闭环或

基于FPGA的大围数QC_LDPC码的译码器

摘要 针对QC_LDPC码的短环对码性能的重要影响，采用了1种围数为8的QC_LDPC码设计。算法首先分别对3个不同的子矩阵进行移位运算，每个子矩阵分别与它们移位后生成的子矩阵共同组合形成1个新的子矩阵，然后再将新生成

韩国在超高画质产业投120亿元 保竞争优势

近期，据韩联社报导，韩国科学与信息科技未来规划部在17日宣布，将投资58亿韩元研发创造、传输UHD内容的核心装置，如云端剪辑系统和高效率视频编码以及译码器。据报道，韩国政府还计划挹注150亿韩元约合1,440万美元扶