锁相环

基于锁相环的Chirp超宽带信号源的设计与实现

摘要：在传统的模拟法产生Chirp超宽带信号的基础上，提出了一种基于锁相环(PLL)法的Chirp超宽带信号源设计方案。与传统的模拟方法相比，该方法产生的Chirp超宽带信号载频稳定性高，能够达到参考信号的频率稳定度。从

基于DSP的高阶COSTAS锁相环的设计

COSTAS环是一种闭环自适应系统，用于提取相干载波。本文主要介绍了一种用于载波同步的高阶COSTAS环路，用于完成MPSK的相干解调中的载波同步。本文提出了一种便于软件实现的COSTAS环路的简化结构，用于完成8PSK的载波

基于ADF4106的锁相环频率合成器

基于ADF4106的锁相环频率合成器

基于锁相环的可变量程转速控制系统

本文介绍的基于锁相环的可变量程转速控制系统，是为研制新一代具有卷绕特性的调速电机控制器而开发的[1]，其转速信号检测方法具有结构简单、安装方便、价廉可靠的特点。　　1 PLL电机转速控制系统原理　　用锁相环路

微机械陀螺的闭环驱动电路的设计与实现

引言　　在科学技术突飞猛进的今天，依托现代微机械加工技术制作的微机械陀螺(MEMS陀螺)已经成为现代陀螺的代表。微机械陀螺外部接口电路可分为驱动电路和检测电路两个部分：驱动电路维持陀螺可动梳齿沿驱动方向以固

基于ADF4117的电荷泵型锁相环设计

摘要：电荷泵型锁相环的设计主要集中在环路滤波器。为了解决各种环路滤波器对锁定时间要求较高，并在环路带宽较宽的应用中对参考频率附近杂散抑制不够，因而致使锁相环相位噪声及杂散恶化的问题。文中以ADF4117为基础

基于DSP的高阶COSTAS锁相环的设计

COSTAS环是一种闭环自适应系统，用于提取相干载波。本文主要介绍了一种用于载波同步的高阶COSTAS环路，用于完成MPSK的相干解调中的载波同步。本文提出了一种便于软件实现的COSTAS环路的简化结构，用于完成8PSK的载波

基于DSP的高阶COSTAS锁相环的设计

基于DSP的高阶COSTAS锁相环的设计

基于V600ME14-LF的锁相环设计

锁相环路是一个能够跟踪输入信号相位的闭环控制系统， 它在很多领域都有广泛的应用;比如调制解调、频率合成、精密仪器测量、FM立体声解码等。锁相环的应用如此广泛是由其独特的优良特性决定的。它具有载波跟踪特性，

基于锁相环与双AD7865的交流采样技术及其应用

摘要：为了保证对电力系统的实时监控、调度，需要对电力参数进行交流采样。介绍了电力系统参数交流采样的设计思想，对频率跟踪电路进行了分析，提出了由锁相环CD4046和AD7865构成的硬件解决方法，并给出了由CD4046构

锁相环（PLL）鉴频器

一种基于CMOS工艺的电荷泵锁相环芯片的设计

随着大规模集成电路技术的发展与成熟，CMOS工艺以其低成本、低功耗、高集成度的优点使得采用CMOS工艺实现高性能集成锁相环具有十分重要的意义和广阔的前景。

低噪声12 GHz微波小数N分频锁相环设计

该电路是低噪声微波小数N分频PLL的完整实现方案

基于FPGA的自适应锁相环设计

摘要：利用锁相环进行载波跟踪是获取本地载波的一种重要方法，针对锁相环的噪声性能和跟踪速度不能同时达到最优的限制，在锁相环PLL中引入自适应模块，根据环路所处的环境自适应对PLL环路参数做出调整。设计中利用仿

锁相环将方波转换为正弦波电路图

基于压控振荡器（VCO）的高性能锁相环（PLL）设计

简介 “锁相环”(PLL)是现代通信系统的基本构建模块。PLL通常用在无线电接收机或发射机中，主要提供“本振”(LO)功能；也可用于时钟信号分配和降噪，而且越来越多地用作高采样速率模数(A/D)转换

D7343锁相环调频立体声解码电路的应用

D7343锁相环立体声解码电路与D3361内部电路大同小异,其差别在于D7343用触发器来控制立体声开关接通,当复合信号较小时触发器不翻转,这时变为单声道.用这种方式控制开关的立体声解码器的信噪比较同类型解码器好,S/N大于

D3361锁相环调频立体声解码电路的应用

D3361调频立体声解码电路,采用锁相环方式解码,它比D3301解码电路多了一个锁相环电路,因此性能较D3301优越.主要是提高了解友分离度,减小了解调失真.该电路电源电压范围宽,3~6V均可正常工作.

多锁相环和扩频时钟在数字娱乐设备中的设计应用

随着集成技术的不断发展，基于锁相环（PLL）的硅芯片时序解决方案的应用越来越普遍，为那些需要多种频率的设计方案提供了更洁净、更稳定的时钟选择方案。本文的目的在于详细论述采用硅芯片时序解决方案来解决时序设计

一种基于FPGA的锁相环位同步提取电路设计

一般的位同步电路大多采用标准逻辑器件按传统数字系统设计方法构成，具有功耗大，可靠性低的缺点。用FPGA设计电路具有很高的灵活性和可靠性，可以提高集成度和设计速度，增强系统的整体性能。本文给出了一种基于fpga的数字锁相环位同步提取电路。