-
一个硬件高手的设计经验分享(ZT)
一：成本节约 现象一：这些拉高/拉低的电阻用多大的阻值关系不大，就选个整数5K吧 点评：市场上不存在5K的阻值，最接近的是4.99K（精度1%），其次是5.1K（精度5%），其成本分别比精度为20%的4.7K高4倍和2倍。20%精
-
Cache结构的低功耗可重构技术研究
在分析Cache性能的基础上介绍了当前低功耗Cache的设计方法，提出了一种可重构Cache模型和动态可重构算法。Cache模型能够在程序运行过程中改变相联度和大小，动态可重构算法能够在运行时针对不同的应用程序对可重构Cache进行配置。通过对Cache的动态配置，不仅可以提高Cache命中率，还能够有效降低处理器的功耗。
-
AMD明年上半年45纳米处理器规划出炉
据台湾PC厂商透露，AMD更改新一代45纳米桌面处理器规划，中高端型号将改用“Phenom II” 品牌以作识别，中低端则保留“Athlon”品牌，首款AMD 45纳米桌面处理器将会于2009年1月开始陆续登场，并于2009年6月底前完全覆
-
5/3提升小波在DM642上的实现与优化
提升小波变换不仅具有传统小波多分辨率的优点，而且简化了运算，便于硬件实现，因此在数字图像编码中得到广泛应用。在新的图像压缩标准JPEG2000中，采用9/7、5/3提升小波变换作为编码算法，其中5/3小波变换是一种可逆的整数变换，可以实现无损或有损的图像压缩。在通用的DSP芯片上实现该算法具有很好的可扩展性、可升级性与易维护性。用这种方式灵活性强，完全能满足各种处理需求。
-
5/3提升小波在DM642上的实现与优化
提升小波变换不仅具有传统小波多分辨率的优点，而且简化了运算，便于硬件实现，因此在数字图像编码中得到广泛应用。在新的图像压缩标准JPEG2000中，采用9/7、5/3提升小波变换作为编码算法，其中5/3小波变换是一种可逆的整数变换，可以实现无损或有损的图像压缩。在通用的DSP芯片上实现该算法具有很好的可扩展性、可升级性与易维护性。用这种方式灵活性强，完全能满足各种处理需求。
-
32位DSP两级cache的结构设计
采用自顶向下的流程设计了一款32位DSP的cache。该cache采用两级结构，第一级采用哈佛结构，第二级采用普林斯顿结构。本文详细论述了该cache的结构设计及采用的算法。
-
32位DSP两级cache的结构设计
采用自顶向下的流程设计了一款32位DSP的cache。该cache采用两级结构，第一级采用哈佛结构，第二级采用普林斯顿结构。本文详细论述了该cache的结构设计及采用的算法。
-
内容共享类服务正向移动网渗透
当前，内容下载和共享服务已经成为互联网最重要的应用之一。根据CacheLogic的统计，互联网60%以上的流量来自于P2P(点对点)文件共享下载类应用，eMule/BT是典型的P2P下载类应用，YouTube成为用户耳熟能详的视频共享服
-
功耗测量辅助微控制器的选择
-
多核处理器的九大关键技术
多核处理器的九大关键技术
-
基于AVS-M和DM642视频服务器的研究
本文完成了视频服务器的硬件设计，针对如何充分发挥DM642硬件平台的处理能力，提出了关于AVS-M算法的编码优化方案，该方案是对软件框架流程进行仔细考虑后提出的，避免了冗余操作
