COOLRUNNER

基于CoolRunner CPLD的MP3应用开发板的设计

利用CoolRunner-II CPLD设计GPS系统

CoolRunner

器件的工作速度利灵活的内部结构往往是设计者在选择器件时非常关心的因素，这些因素完全取决于逻辑器件的内部结构．CPLD的拓扑结构通常是一和“粗颗粒”的总线形式，即由较大逻辑块结构、内部互连总线、输入/输出接口

CoolRunner-II器件:宏单元

在CoolRunner-II器件的每个功能块中有16个独立的宏单元，每个宏单元由触发器、多路选择器及时钟资源等构成，如图1所示。 图1 CoolRunner-II宏单元结构宏单元中的触发器可以构成普通的触发器、锁存器和双沿触发器（D

CoolRunner-II器件:高级内部互连矩阵

在CoolRunner-II器件中，高级内部互连矩阵（Advanced Interconnect Matrix，AIM）用于CPLD内部功能模块之间的高速连接，可为每个功能模块提供40个数据输入通道及16个全局控制信号。此外，每个功能模块中的16个宏单元

CoolRunner-II器件：输入／输出模块

输入／输出模块(I/O Block)用于实现功能模块与输入/输出引脚之间的连接。与其他厂家的CPLD相比，CoolRunner-II器件的输入/输出特性包括速度、功耗及接口标准等方面都有较大的改进和提高，特别是至少两个Bank的分块结

Coo1Runner-Ⅱ器件：外部信号

Coo1Runner-Ⅱ器件外部信号从引脚进入器件后通过输入/输出模块级内部互连矩阵AIM从AIM再分配到各个功能模块。在整个过程中都需要附加额外的延迟 真延迟的多少取决于信号传输的路径和模块的种类，对于Coo1Runner-Ⅱ器

CoolRunner-Ⅱ器件的微处理器接口逻辑

uC接口是一个异步接口，与I2C之间的交互流程如图1所示。 如图　uC与I2C之间的交互流程uC总线协议在Coo1Runner-Ⅱ中是由一个状态机实现的，如图2所示。在空闲状态，微控制

CoolRunner-II器件的输入/输出接口标准时序

不同接口标准的传输延迟存在一些差异，在如图所示的示例中选择兼容3.3V的LVCOMS标准作为输入，1.8V的LVCOMS标准作为输出。在该模型中，输入增加一个3.3V的LVCOMS标准延迟参数TIN33，输出增加一个1.8V的LVCOMS标准延迟

CoolRunner-II CPLD实现GPS系统

CoolRunner-II CPLD实现GPS系统

基于CoolRunner CPLD的MP3应用开发板的设计与实现

本文介绍了基于CoolRunner CPLD的MP3应用开发板的设计流程，验证了利用现有IP Core设计的可行性和高效性。在设计过程中，硬件（实验评估板）的设计和基于IP Core的算法设计可同步进行，避免了两者因异步带来的设计周期的延长。实践证明本文的设计思路和实现方法是一种灵活、快速、可靠地开发数字系统平台的设计方案。

基于CoolRunner CPLD的MP3应用开发板的设计与实现

本文介绍了基于CoolRunner CPLD的MP3应用开发板的设计流程，验证了利用现有IP Core设计的可行性和高效性。在设计过程中，硬件（实验评估板）的设计和基于IP Core的算法设计可同步进行，避免了两者因异步带来的设计周期的延长。实践证明本文的设计思路和实现方法是一种灵活、快速、可靠地开发数字系统平台的设计方案。

用CoolRunner-II CPLD设计便携式手持设备

引言移动电话、PDA和MP3播放器等便携式消费电子产品的产量通常都非常大。因此，产品设计工程师首先会选择采用AsIc或ASSP以小巧的便携式封装来容纳极强的功能。这种解决方案不仅能满足功能密集的要求，其功耗往往也令

用CoolRunner-II CPLD设计便携式手持设备

用CoolRunner-II CPLD设计便携式手持设备