-
中芯国际运用Cadence工具改善数位设计流程
益华电脑(Cadence Design Systems)与中国晶圆代工业者中芯国际(SMIC)共同宣布，中芯国际已采用 Cadence 数位工具设计流程，能够适用于最新的SMIC Reference Flow 5.1，一款为低功耗设计的完善 RTL-GDSII 数位设计流程
-
中芯国际运用Cadence工具改善数位设计流程
益华电脑(Cadence Design Systems)与中国晶圆代工业者中芯国际(SMIC)共同宣布，中芯国际已采用 Cadence 数位工具设计流程，能够适用于最新的SMIC Reference Flow 5.1，一款为低功耗设计的完善 RTL-GDSII 数位设计流程
-
中芯国际采用Cadence数字流程
21ic讯 Cadence设计系统公司与中芯国际集成电路制造有限公司(“中芯国际”，纽约证券交易所：SMI ，香港联交所：981)，中国内地规模最大、技术最先进的集成电路晶圆代工企业，今日共同宣布中芯国际已采用C
-
华力微电子基于Cadence数字工具开发55纳米参考设计流程
Cadence设计系统公司与上海华力微电子有限公司，今天共同宣布华力微电子基于Cadence Encounter数字技术交付出55纳米平台的参考设计流程。从现在起，华力微电子首次在其已建立的55 纳米工艺平台上实现了从 RTL到GDSII
-
华力微电子基于Cadence数字工具开发55纳米参考设计流程
Cadence设计系统公司与上海华力微电子有限公司，今天共同宣布华力微电子基于Cadence Encounter数字技术交付出55纳米平台的参考设计流程。从现在起，华力微电子首次在其已建立的55 纳米工艺平台上实现了从 RTL到GDSII
-
华力微电子基于Cadence Encounter数字技术交付55nm平台参考设计流程
Cadence设计系统公司与上海华力微电子有限公司，今天共同宣布华力微电子基于Cadence ® Encounter®数字技术交付出55纳米平台的参考设计流程。从现在起，华力微电子首次在其已建立的55 纳米工艺平台上实现了从
-
华力微电子开发55纳米平台的参考设计流程
21ic讯 Cadence设计系统公司与上海华力微电子有限公司，今天共同宣布华力微电子基于Cadence ® Encounter® 数字技术交付出55纳米平台的参考设计流程。从现在起，华力微电子首次在其已建立的55 纳米工艺平台上
-
2012年全球移动广告增长83% 搜索占53%份额
北京时间7月11日，据国外媒体报道，美国互动广告局(IAB)和IHS iSuppli公司最新发布的研究报告显示，2012年全球移动广告营收大幅增长83%，达到68.89亿欧元，其中搜索贡献了53%的份额，相比2011年增长2个百分点。不过，
-
Cadence设计工具通过台积电16nm FinFET制程认证
益华电脑(Cadence Design Systems)宣布，该公司的系统芯片开发工具已经通过台积电(TSMC) 16纳米 FinFET 制程的设计参考手册(design rule manual，DRM)第0.1版与 SPICE 模型工具认证。在早期阶段就达成工具认证里程碑
-
PIC单片机之I2C（从模式）
网上有许多讲解单片机 实现I2C主模式，但是从模式的很少。我现在就来讲讲PIC单片机使用MSSP模块实现I2C从模式。有关I2C协议的具体介绍可以看 《PIC单片机之I2C(主模式)》，我们这里直接讲解实例实例讲解：我们模仿 A
-
Windows 8全球市场份额仅为4.69%
近日消息，根据StatCounter发布新数据称，虽然已经上市6个月，但是微软Windows 8的全球市场占有率仅为4.69%。StatCounter的统计数据是基于它在过去两周里对全球300万家网站进行监测的结果，其统计数据显示，Windows
-
Windows XP人气一落千丈 霸主时代终结
自从微软亮出Windows XP的死期之后，这款经典操作系统的人气就一落千丈。据国外最新统计数据显示，Windows XP已在全球范围内开始溃败，而随之而来的，是Windows 7的时代。据美国市场调查公司StatCounter的最新数据显
-
Cadence与GLOBALFOUNDRIES合作推20nm生产工艺技术
近日，Cadence设计系统公司宣布GLOBALFOUNDRIES已经认证关键的Cadence技术，用于其20纳米LPM技术的定制/模拟、数字和混合信号设计、实现和验证。验证涵盖了Virtuoso和Encounter平台，包括业界标准的SKILL工艺设计工具
-
再生空气潜水系统工作过程
潜水一向是海洋学家研究的一项课题，如何下潜得更深一直是人们探索的主题！常规潜水系统有一些重大的限制。潜水员使用它们必须仔细监测他们留在水下的深度和时间，并在重回水面之前需要忍受一系列冗长的减压步骤。re
-
14奈米试产启动！
ARM与Cadence合作FinFET晶片 ARM与益华电脑(Cadence Design Systems, Inc.)今天宣布，第一个高效能ARM Cortex-A7处理器的14奈米测试晶片设计实现投入试产，预计将生产出高效低功耗的ARM处理器，且藉由Cadence RTL-t
-
基于FPGA的等精度频率计的设计与实现
现场可编程门阵列FPGA(Field Programmable GateArray)属于ASIC产品，通过软件编程对目标器件的结构和工作方式进行重构，能随时对设计进行调整，具有集成度高、结构灵活、开发周期短、快速可靠性高等特点，数字设计在
-
台积电选用益华Virtuoso/Encounter平台
益华电脑(Cadence)宣布台积电已选用益华解决方案，适用于20奈米设计基础架构，其解决方案涵盖Virtuoso客制/类比与Encounter RTL-to-Signoff平台。 益华晶片实现事业群资深副总裁徐季平表示，益华一直与台积电和双方的
-
台积电20奈米客制化设计参考制程采用Cadence方案
益华电脑(CadenceDesign Systems)宣布，晶圆代工大厂台积电(TSMC)已经选用Cadence解决方案于其20奈米设计基础架构，涵盖Virtuoso客制/类比与Encounter RTL-to-signoff平台。台积电采用Cadence益华电脑技术运用于其客
-
Cadence解决方案被TSMC选为其20纳米设计架构
Cadence设计系统公司日前宣布TSMC已选择Cadence解决方案作为其20纳米的设计架构。Cadence解决方案包括Virtuoso定制/模拟以及Encounter RTL-to-Signoff平台。TSMC 20纳米参考流程在Encounter和Virtuoso平台上吸收了新
-
TSMC选择使用Cadence的Virtuoso和Encounter平台
全球电子设计创新领先企业Cadence设计系统公司（NASDAQ: CDNS）今天宣布TSMC已选择Cadence?解决方案作为其20纳米的设计架构。Cadence?解决方案包括Virtuoso?定制/模拟以及Encounter? RTL-to-Signoff平台。 TSMC
