EP1C6Q240

关注人关注

我要报错

基于EP1C6Q240C8和VHDL的定时器模块化方案设计

本设计采用可编程芯片和VHDL语言进行软硬件设计，不但可使硬件大为简化，而且稳定性也有明显提高。由于可编程芯片的频率精度可达到50 MHz，因而计时精度很高。本设计采用逐位设定预置时间，其最长时间设定可长达99小

电子设计自动化
2012-08-19

定时器模块化 VHDL EP1C6Q240
利用EP1C6Q240C8处理器的LCD滚屏设计

利用EP1C6Q240C8处理器的LCD滚屏设计

嵌入式软件
2012-02-13

LCD 处理器 BSP EP1C6Q240
利用EP1C6Q240C8处理器的LCD滚屏设计

利用EP1C6Q240C8处理器的LCD滚屏设计

嵌入式教程
2012-02-13

LCD 处理器 BSP EP1C6Q240
基于EP1C6Q240C8和VHDL的定时器的方案设计

本设计采用可编程芯片和VHDL语言进行软硬件设计，不但可使硬件大为简化，而且稳定性也有明显提高。由于可编程芯片的频率精度可达到50 MHz，因而计时精度很高。本设计采用逐位设定预置时间，其最长时间设定可长达99小

电子设计自动化
2012-01-09

BSP 定时器 VHDL EP1C6Q240
基于EP1C6Q240C8和VHDL的定时器的方案设计

本设计采用可编程芯片和VHDL语言进行软硬件设计，不但可使硬件大为简化，而且稳定性也有明显提高。由于可编程芯片的频率精度可达到50 MHz，因而计时精度很高。本设计采用逐位设定预置时间，其最长时间设定可长达99小

数字电源
2012-01-07

BSP 定时器 VHDL EP1C6Q240
采用EP1C6Q240C8和VHDL的定时器的设计

本设计采用可编程芯片和VHDL语言进行软硬件设计，不但可使硬件大为简化，而且稳定性也有明显提高。由于可编程芯片的频率精度可达到50 MHz，因而计时精度很高。本设计采用逐位设定预置时间，其最长时间设定可长达99小

电子设计自动化
2010-07-06

BSP 定时器 VHDL EP1C6Q240
采用EP1C6Q240C8和VHDL的定时器的设计

本设计采用可编程芯片和VHDL语言进行软硬件设计，不但可使硬件大为简化，而且稳定性也有明显提高。由于可编程芯片的频率精度可达到50 MHz，因而计时精度很高。本设计采用逐位设定预置时间，其最长时间设定可长达99小

数字电源
2010-07-04

BSP 定时器 VHDL EP1C6Q240

EP1C6Q240

基于EP1C6Q240C8和VHDL的定时器模块化方案设计

利用EP1C6Q240C8处理器的LCD滚屏设计

利用EP1C6Q240C8处理器的LCD滚屏设计

基于EP1C6Q240C8和VHDL的定时器的方案设计

基于EP1C6Q240C8和VHDL的定时器的方案设计

采用EP1C6Q240C8和VHDL的定时器的设计

采用EP1C6Q240C8和VHDL的定时器的设计

相关标签

关注此标签的用户(人)

热门活动

课程视频